現代 CPU 性能分析與化 (原書第2版)
[美]丹尼斯·巴赫瓦洛夫(Denis Bakhvalov) 朱金鵬 李成棟 俞峰
- 出版商: 機械工業
- 出版日期: 2026-06-01
- 售價: $774
- 貴賓價: 9.5 折 $735
- 語言: 簡體中文
- 頁數: 380
- ISBN: 7111807715
- ISBN-13: 9787111807711
-
相關分類:
Computer-architecture
立即出貨
買這商品的人也買了...
-
編譯系統設計 (Compilers: Principles, Techniques, and Tools, 2/e)$960$864 -
作業系統精論, 9/e (授權經銷版)$700$665 -
深入理解計算機系統, 3/e (Computer Systems: A Programmer's Perspective, 3/e)$834$792 -
$534深入淺出 HTTPS : 從原理到實戰 -
$1,374電腦組成與設計:硬件/軟件接口 (原文版) (Computer Organization and Design RISC-V Edition: The Hardware Software Interface) -
$601用“芯”探核基於龍芯的 Linux 內核探索解析 -
$657奔跑吧 Linux 內核入門篇, 2/e -
UVM 實戰$594$564 -
CPU 設計實戰$594$564 -
$504極限黑客攻防:CTF 賽題揭秘 -
$356數據庫程序員面試筆試通關寶典 -
計算機圖形學編程 (使用 OpenGL 和 C++), 2/e$539$512 -
$389RISC-V 體系結構編程與實踐 -
高性能超標量 CPU:微架構剖析與設計$714$678 -
$412控制之美 (捲2) - 最優化控制 MPC 與卡爾曼濾波器 -
$948Linux 源碼趣讀 -
CPU 眼裡的 C/C++$534$507 -
CPU 製作入門:基於 RISC-V 和 Chisel$588$558 -
RISC-V 體系結構編程與實踐, 2/e$779$740 -
$478終結操作系統越權攻擊:授權體系構建詳解 -
標籤科技的原理與實際應用:條碼 × QR code × RFID……從商品條碼到智慧晶片,解析資訊識別系統的設計邏輯與生活影響力$250$212 -
ROS2 機器人操作系統與 Gazebo 機器人仿真 (微課視頻版)$534$507 -
RTL 設計師面試攻略 (芯片從設計到交付的全流程)$408$387 -
深入探析 Linux 系統虛擬化原理、實現與安全$1,008$957 -
現代 CPU 設計$594$564
相關主題
商品描述
本書聚焦現代CPU底層性能優化核心需求,分為性能分析與源代碼調優兩大部分,構建了從理論到實操的完整知識體系:第一部分深入解析CPU微架構(流水線、緩存層次、SIMD 等)、性能指標(IPC、CPI、緩存未命中)、分析方法(TMA、采樣、追蹤)及跨平臺工具(VTune、perf、uProf);第二部分聚焦內存訪問優化、計算優化、分支預測優化、多線程應用調優等落地技術。相較上一版,本書新增20多個實驗練習與“Performance Ninja”在線課程,補充AMD、ARM架構適配內容及系統級性能優化,突破第1版Intel架構局限。書中融入Google、Netflix等大廠案例,配套Python/SQL代碼示例與工具實操方案,既覆蓋基礎原理,又深挖前沿技術(如大頁、SIMD向量化、緩存一致性),兼具理論深度與工程實用性,是高性能計算、AI、遊戲開發等領域從業者的必備指南。
作者簡介
朱金鵬,AI系統、運行時架構與編譯優化技術專家,長期專註於高效執行系統與底層性能優化。曾任職於華為與榮耀,參與Android ART、方舟編譯器及WebAssembly運行時等核心系統研發,在虛擬機、執行引擎與編譯優化領域擁有豐富經驗。當前重點探索運行時與編譯技術在AI基礎設施、智能體系統及模型執行效率優化中的應用。
目錄大綱
譯者序
前言
致謝
作者簡介
第1章 導讀
1.1 為什麼軟件很慢
1.2 為什麼要關註性能
1.3 什麼是性能分析
1.4 什麼是性能調優
1.5 本書討論了什麼
1.6 本書未討論的內容
1.7 練習
1.8 本章總結
第一部分 現代CPU性能分析
第2章 性能測量
2.1 現代系統中的噪聲
2.2 在生產環境中測量性能
2.3 持續基準測試
2.4 手動性能測試
2.5 軟件計時器和硬件計時器
2.6 微基準測試
2.7 主動基準測試
2.8 問題與練習
2.9 本章總結
第3章 CPU微架構
3.1 指令集架構
3.2 流水線
3.3 利用指令級並行性
3.3.1 亂序執行
3.3.2 超標量引擎
3.3.3 投機執行
3.3.4 分支預測
3.4 SIMD多處理器
3.5 利用線程級並行性
3.5.1 多核系統
3.5.2 同步多線程
3.5.3 混合架構
3.6 存儲器層次
3.6.1 緩存層次
3.6.2 主存
……
第二部分 源代碼調優
附錄
跋
術語表
主流CPU微架構列表
參考文獻
