面向宇航應用的FPGA和並行架構

陳雷 周巍 王碩 周婧 李鑫

面向宇航應用的FPGA和並行架構
  • 出版商: 西北工大
  • 出版日期: 2025-03-01
  • 售價: $588
  • 貴賓價: 9.5 折 $558
  • 語言: 簡體中文
  • 頁數: 261
  • ISBN: 7561298137
  • ISBN-13: 9787561298138
  • 相關分類: FPGA

    • 立即出貨 (庫存 < 4)

買這商品的人也買了...

簡體書新到貨｜2書75折 (8/25--8/31) 詳見活動內容 »

相關主題

商品描述

本書詳盡地分析了宇航環境中的輻射效應以及輻射導致的軟錯誤機理，為理解宇航用FPGA和並行架構的軟錯誤特性提供了理論基礎。同時，本書也對現有的容錯技術進行了系統的歸納和總結，為宇航用FPGA和並行架構的容錯設計提供了豐富的實踐經驗。 本書兼具學術研究和實踐指導價值，對推動我國宇航用FPGA和並行架構技術的發展，提高航天器的可靠性和使用壽命具有重要意義。相信本書也能成為廣大宇航領域科研人員和工程師的良師益友，同時希望本書的出版能為我國航天事業的發展貢獻一份力量。

目錄大綱

第一部分 引言
第1章 FPGA和GPU的輻射效應及故障容忍技術
1.1 引言
1.2 輻射效應
1.3 FPGA中的軟錯誤
1.4 GPU上的軟錯誤
1.5 容錯技術
1.6 對FPGA和GPU輻射敏感度的研究
參考文獻
第二部分 應用
第2章 具有可重構SoC GNSS接收機跟蹤能力的巴西納米衛星
2.1 引言
2.2 CONASAT
2.3 GNSS接收機軟件結構
2.4 硬件設計
2.5 市場選擇
2.6 結論
參考文獻
第3章 基於FPGA的異構系統的SEU檢測和恢覆方法的概述與研究
3.1 引言
3.2 ASIP軟錯誤緩解
3.3 從FPGA配置存儲器翻轉中快速恢覆
3.4 QB50 RUSH有效載荷與實驗
3.5 結論
參考文獻
第三部分 SRAM型FPGA
第4章 面向SRAM型FPGA的故障註入技術
4.1 引言
4.2 SRAM型FPGA的故障註入
4.3 FPGA模式下的FT UNSHADES2
4.4 研究案例
4.5 結論
參考文獻
第5章 用於測量在Virtex-5 FPGA上軟核處理器敏感度的故障註入系統
5.1 引言
5.2 相關工作
5.3 XRTC Virtex-5故障註入器(XRTC-V5FI)
5.4 軟處理器故障註入
5.5 測試結果與分析
5.6 結論
參考文獻
第6章 采用異構片上系統模塊的功率感知自適應FDIR框架
6.1 相關工作
6.2 工作負載自適應的FDIR框架
6.3 基準測試應用
6.4 實驗
6.5 結果
6.6 結論與展望
參考文獻
第7章 Xilinx 7系列FPGA的混合配置刷新
7.1 引言
7.2 配置刷新
7.3 Xilinx 7系列配置
7.4 混合刷新架構
7.5 輻射試驗
7.6 結論和未來工作
參考文獻
第8章 基於SRAM型FPGA的nMR系統的功耗分析
8.1 引言
8.2 SRAM型FPGA的功耗建模
8.3 在SRAM型FPGA中實現的測試用例電路的功耗估計
8.4 結論
參考文獻
第9章 用於FPGA部分動態重配的容錯管理內核
9.1 引言
9.2 經典的DPR方法
9.3 本章提出的DPR管理內核
9.4 測試方案和故障註入實驗結果
9.5 結論及未來工作
參考文獻
第10章 基於地面輻射實驗的SRAM型FPGA多重故障註入平臺
10.1 引言
10.2 相關工作
10.3 多重故障註入平臺的硬件實現
10.4 捕獲和建模單位翻轉的方法
10.5 故障註入活動和比較
10.6 結論
參考文獻
第四部分 Flash型FPGA
第11章 65nm Flash型FPGA的輻射效應
11.1 引言
11.2 Flash配置單元
11.3 輻射測試
11.4 TID效應的輻射試驗結果
11.5 單粒子效應的輻射測試結果
11.6 未來工作
參考文獻
第12章 在安全關鍵型和低功耗型應用中使用C-Slow Retiming
12.1 引言
12.2 背景
12.3 貢獻和論文組織
12.4 C-Slow Retiming算法
12.5 CSR設計的功耗
12.6 使用CSR檢測單粒子翻轉(SEU)
12.7 結果
12.8 結論
參考文獻
第13章 抗輻射FPGA中改進EDAC功能的實現
13.1 引言
13.2 SEC-DED糾錯檢錯碼
13.3 算法描述
13.4 實驗結果
13.5 結論
參考文獻
第14章 混合信號Flash型FPGA中的中子引發單粒子事件
14.1 引言
14.2 SmartFusion混合信號SoC平臺
14.3 本章所提出的使用冗余技術的研究案例
14.4 中子測試裝置
14.5 測試結果
14.6 結論
參考文獻
第五部分 片上系統(SoC)中的嵌入式處理器
第15章 可編程片上系統(SoPC)中嵌入處理器核的軟錯誤緩解
15.1 引言
15.2 假設
15.3 處理器核的單粒子故障行為模型
15.4 錯誤檢測技術
15.5 應對SoPC處理器核中的SEE
15.6 應用案例
15.7 結論
參考文獻
第16章 軟核處理器中的軟錯誤緩解
16.1 引言
16.2 FPGA平臺上的軟核
16.3 硬件方法
16.4 軟件方法
16.5 混合方法
16.6 結論
參考文獻
第17章 通過選擇性強化減少緩解軟錯誤技術中的隱含開銷
17.1 引言
17.2 基於軟件的選擇性加固
17.3 基於硬件的選擇性加固
17.4 協同加固：選擇性軟硬件故障緩解技術的協同設計
17.5 結論
參考文獻
第18章 更低開銷的軟件數據流容錯技術
18.1 引言
18.2 基於軟件的容錯技術
18.3 方法論和實現
18.4 結果
18.5 結論
參考文獻
第19章 使用跟蹤接口的軟核處理器容錯技術
19.1 引言
19.2 相關工作
19.3 跟蹤接口
19.4 執行檢查
19.5 控制流檢查
19.6 結論
參考文獻
第六部分 並行架構與GPU
第20章 軟錯誤對圖形處理單元的影響
20.1 引言
20.2 GPU架構及其輻射敏感性
20.3 試驗設置
20.4 試驗結果
20.5 結論
參考文獻

類似商品