時序收斂的藝術 : 高級ASIC設計實現
魏東,孫健
買這商品的人也買了...
-
$4,731Architectures for Computer Vision: From Algorithm to Chip with Verilog (Hardcover) -
CMOS 模/數轉換器設計與仿真$408$388 -
Data Converters, Phase-Locked Loops, and Their Applications$2,400$2,280 -
Amplifiers, Comparators, Multipliers, Filters, and Oscillators$2,350$2,233 -
你終究要學會 Linux -- Shell 指令完整使用精解$780$616 -
逐次逼近模/數轉換器 (SAR ADC) 設計與仿真$594$564 -
運算放大器權威指南（第5版）$560$527 -
演算法邏輯力：工程師必備的演算法解題、設計、加速技巧 (Algorithmic Thinking: A Problem-Based Introduction)$720$562 -
System Verilog 驗證：測試平臺編寫指南, 3/e (SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3/e)$588$559 -
極簡模擬電子電路$474$450 -
一本精通 - Python 範例應用大全：Python 詳細語法教學 & 100+ 個 Python 範例$880$695 -
半導體先進封裝技術$1,134$1,077 -
Linux 源碼趣讀$948$901 -
絕對會 Python 用場! 驚人的程式妙用$680$537 -
$607車規級芯片技術 -
現代模擬集成電路設計$450$428 -
ChatGLM3大模型本地化部署、應用開發與微調$534$507 -
$517OpenAI API 接口應用實戰 -
遞迴演算法大師親授面試心法：Python 與 JavaScript 解題全攻略 (The Recursive Book of Recursion)$680$530 -
ASIC 設計與綜合：使用 Verilog 進行 RTL 設計$468$445 -
C++ 之美：代碼簡潔、安全又跑得快的 30個要訣 (Beautiful C++: 30 Core Guidelines for Writing Clean, Safe, and Fast Code)$654$621 -
$356虛擬化技術與應用 -
$398高級 HDL 綜合和 SoC 原型設計 -
$653Verilog 數字設計原理 -
$347先進 VLSI 技術：中後端面試精選 455問
相關主題
商品描述
本書主要介紹ASIC設計所需的時序收斂問題，旨在提供一種動手解決問題的方法去完成設計實現中最具挑戰性的部分。
本書針對時序收斂流程進行充分解釋，內容涉及數據結構和視圖、MMMC分析、時序分析、佈局和時序、放置和時序、時鐘樹綜合、最終布線和時序、設計簽收等，每章末尾都有相應的Perl 腳本作為參考。本書抓住物理設計和時序分析的精髓，解決復雜ASIC系統日常設計中遇到的問題，向讀者展示物理設計和時序分析方法。
本書針對時序收斂流程進行充分解釋，內容涉及數據結構和視圖、MMMC分析、時序分析、佈局和時序、放置和時序、時鐘樹綜合、最終布線和時序、設計簽收等，每章末尾都有相應的Perl 腳本作為參考。本書抓住物理設計和時序分析的精髓，解決復雜ASIC系統日常設計中遇到的問題，向讀者展示物理設計和時序分析方法。
目錄大綱
目錄
第1章數據結構和視圖 1
1.1數據結構 2
1.2通用數據結構 3
1.3項目數據結構 4
1.4工藝變化產生的影響 10
1.5物理設計腳本 14
1.6總結 76
參考文獻 76
第2章MMMC分析 77
2.1典型的ASIC設計實現流程 79
2.2MMMC定義 81
2.3MMMCASIC設計實現流程 85
2.4總結 88
參考文獻 89
第3章時序分析 91
3.1時序約束 92
3.2優化約束 95
3.3設計規則約束 98
3.4總結 99
參考文獻 100
第4章佈局和時序 101
4.1佈局風格 102
4.2佈局腳本 111
4.3總結 121
參考文獻 121
第5章放置和時序 123
5.1tap和endcap單元 124
5.2插入備用標準單元 127
5.3高扇出網絡 127
5.4放置標準單元 130
5.5放置階段相關腳本 132
5.6總結 136
參考文獻 136
第6章時鐘樹綜合 137
6.1構建物理時鐘樹結構 139
6.2時鐘樹結構的時序優化 142
6.3最終時鐘樹結構的時序優化 143
6.4CTS腳本 144
6.5總結 150
參考文獻 151
第7章最終布線和時序 153
7.1電遷移問題 155
7.2去耦電容單元的考慮 156
7.3金屬層ECO標準單元 157
7.4初始布線設計 160
7.5設計布線優化 162
7.6MMMC設計時序收斂 164
7.7最終布線和MMMC腳本 169
7.8總結 176
參考文獻 177
第8章設計簽收 179
8.1形式驗證 181
8.2時序驗證 183
8.3物理驗證 188
8.4簽收腳本 192
8.5總結 220
參考文獻 221
第1章數據結構和視圖 1
1.1數據結構 2
1.2通用數據結構 3
1.3項目數據結構 4
1.4工藝變化產生的影響 10
1.5物理設計腳本 14
1.6總結 76
參考文獻 76
第2章MMMC分析 77
2.1典型的ASIC設計實現流程 79
2.2MMMC定義 81
2.3MMMCASIC設計實現流程 85
2.4總結 88
參考文獻 89
第3章時序分析 91
3.1時序約束 92
3.2優化約束 95
3.3設計規則約束 98
3.4總結 99
參考文獻 100
第4章佈局和時序 101
4.1佈局風格 102
4.2佈局腳本 111
4.3總結 121
參考文獻 121
第5章放置和時序 123
5.1tap和endcap單元 124
5.2插入備用標準單元 127
5.3高扇出網絡 127
5.4放置標準單元 130
5.5放置階段相關腳本 132
5.6總結 136
參考文獻 136
第6章時鐘樹綜合 137
6.1構建物理時鐘樹結構 139
6.2時鐘樹結構的時序優化 142
6.3最終時鐘樹結構的時序優化 143
6.4CTS腳本 144
6.5總結 150
參考文獻 151
第7章最終布線和時序 153
7.1電遷移問題 155
7.2去耦電容單元的考慮 156
7.3金屬層ECO標準單元 157
7.4初始布線設計 160
7.5設計布線優化 162
7.6MMMC設計時序收斂 164
7.7最終布線和MMMC腳本 169
7.8總結 176
參考文獻 177
第8章設計簽收 179
8.1形式驗證 181
8.2時序驗證 183
8.3物理驗證 188
8.4簽收腳本 192
8.5總結 220
參考文獻 221
