微處理機導論--修訂二版
唐經洲、黃宗柱
- 出版商: 全華圖書
- 出版日期: 1999-12-31
- 定價: $440
- 售價: 9.0 折 $396
- 語言: 繁體中文
- ISBN: 9572124005
- ISBN-13: 9789572124000
已絕版
買這商品的人也買了...
-
$680$578 -
$1,4003D Game Engine Design: A Practical Approach to Real-Time Computer Graphics (Hardcover)
-
$1,274Computer Architecture: A Quantitative Approach, 3/e(精裝本)
-
$299$254 -
$490$417 -
$1,100$1,045 -
$199$199 -
$580$458 -
$249$224 -
$880$792 -
$750$675 -
$560$504 -
$580$522 -
$490$417 -
$850$723 -
$750$638 -
$580$493 -
$780$663 -
$620$527 -
$990$782 -
$780$663 -
$720$569 -
$490$441 -
$480$408 -
$650$553
相關主題
商品描述
■ 內容簡介 本書著重在8051之系統架構及實作技巧,從8051之內部系統及指令詳加介紹,進而介紹至實習模組之電路及各種介面電路與控制方法,讀者可依本書實作,親身體驗8051的強大功能,極適合做為大專電子科「專題製作」之課程用書。 ■ 目錄 目 錄 1. 1-1 1.0 本章教學大綱 1-2 1.1 微處理機發展史 1-2 1.2 背景基礎摘要 1-10 1.2.1 設計法淺說 1-10 1.2.2 邏輯電路的基礎 1-13 1.2.3 資料結構的基礎 1-20 1.2.4 循序電路基礎 1-32 1.3 微處理機的基本分類 1-35 1.3.1 易混淆名詞釋義 1-35 1.3.2 電腦的分類 1-36 1.3.3 微處理機的分類 1-39 2. 2-1 2.0 本章教學大綱 2-2 2.1 典型中央處理機的基本架構方塊圖 2-2 2.1.1 基本架構 2-2 2.1.2 資料的轉移和運算 2-6 2.2 80x86族系處理機的發展 2-8 2.3 8088/8086系列 2-13 2.3.1 8088的訊號線 2-16 2.3.2 8086的訊號線 2-20 2.4 80286 2-27 2.4.1 80286的結構特徵 2-28 2.5 80386 2-36 2.5.1 80386 簡介 2-36 2.5.2 80386的結構及主要功能 2-39 2.6 80486 2-42 2.7 Pentium 2-47 2.8 其他 INTEL 相容產品 2-53 2.9 680X0 2-54 2.10 其它 RISC CPU 2-57 2.10.1 Power PC 2-58 2.10.2 SPARC 2-59 2.10.3 Alpha 2-60 2.11 數位訊號處理器(DSP) 2-62 2.11.1 TMS320C1X 2-63 2.11.2 TMSC3205X 2-65 2.12 8051 單晶片 2-67 3. 3-1 3.0 本章教學大綱 3-2 3.1 算術邏輯單元的功能 3-2 3.2 加/減/乘/除法器 3-4 3.3 比較器 3-9 3.4 編碼器與多工器 3-12 3.5 計數器 3-16 3.6 移位暫存器 3-21 3.6.1 暫存器的基本觀念 3-21 3.6.2 移位暫存器的設計 3-21 3.6.3 桶狀移位暫存器 (Barrel Shifter) 3-24 3.7 TMS320C1X/5X 之算數邏輯單元 3-26 3.8 位元片段觀念 3-30 3.9 提高CPU效能的幾個方法 3-32 3.9.1 浮點運算處理器 3-33 3.9.2 倍頻技術與Overdrive 3-48 4. 4-1 4.0 本章教學大綱 4-2 4.1 控制單元簡介 4-2 4.2 循序電路設計法 4-2 4.3 暫存器轉移語言 4-8 4.3.1 暫存器間轉移 4-9 4.3.2 算術邏輯指令 4-10 4.4 多相時脈解碼設計法 4-11 4.5 微程式設計法 4-16 4.5.1 一個指令的分解動作 4-16 4.5.2 微程式控制 4-18 4.5.3 微程式設計 4-18 4.6 80x86的控制暫存器 4-23 4.7 Pentium的分支預測 4-26 5. 5-1 5.0 本章教學大綱 5-2 5.1 微處理機的記憶體裝置 5-2 5.2 記憶體階層 5-5 5.3 記憶體的配置技術 5-19 5.3.1 程式的參考區域性 5-19 5.3.2 虛擬記憶體的概念 5-20 5.3.3 主記憶體的定址技術 5-23 5.3.4 典型的分頁記憶體系統 5-27 5.3.5 典型的分段記憶體系統 5-28 5.3.6 80X86的記憶體配置 5-30 5.3.7 Pentium內部的暫存器組 5-40 5.3.8 680x0 之內部暫存器介紹 5-41 5.4 快取 (Cache)組織 5-42 5.5 Pentium CPU的記憶體應用 5-50 5.5.1 Pentium內的快取記憶體 5-50 5.5.2 快取記憶體的組織 5-50 5.5.3 快取記憶體操作模式 5-50 5.5.4 頁階層快取記憶體管理 5-51 5.6 記憶裝置的時序考慮 5-52 5.7 輔助記憶體 5-57 5.7.1 硬碟(Hard Disk) 5-57 5.7.2 磁帶(Magnetic tape) 5-57 5.7.3 光碟機 5-59 6. 6-1 6.0 本章教學大綱 6-2 6.1 匯流排基本概念 6-2 6.2 匯流排的標準及設計考慮 6-9 6.2.1 匯流排的標準 6-9 6.2.2 驅動/三態能力 6-10 6.2.3 抗雜訊 6-11 6.3 Bus協調 6-12 6.3.1 同步Bus (Synchronous Bus) 6-13 6.3.2 異步Bus (Asynchronous Bus) 6-19 6.3.3 半同步Bus (Semisynchronous Bus) 6-21 6.4 裁決協定 6-25 6.4.1 中斷要求裁決 6-25 6.5 匯流排週期 6-27 6.5.1 8086匯流排週期定義 6-28 6.5.2 記憶體空間與匯流排週期之關係 6-31 6.5.3 8086執行單元與匯流排介面單元 6-35 6.5.4 80486 的匯流排週期 6-37 6.5.5 Pentium的匯流排週期 6-39 6.6 其它著名匯流排 6-41 6.6.1 IEEE488匯流排 6-41 6.6.2 ISA匯流排 6-42 6.6.3 MCA BUS 6-44 6.6.4 EISA BUS 6-48 6.6.5 區域匯流排 6-51 6.6.6 其它 6-57 7. 7-1 7.0 本章教學大綱 7-2 7.1 廣義中斷的概念與型態 7-2 7.1.1 軟體中斷(Software Interrupt) 7-3 7.1.2 硬體中斷(Hardware Interrupt) 7-3 7.2 8259A 可程式化中斷控制器 7-14 7.2.1 8259A 的操作 7-16 7.2.2 8259A 的初始化流程及命令格式 7-19 7.3 80X86的中斷系統 7-22 7.3.1 中斷向量表 7-23 7.3.2 中斷指令 7-25 7.3.3 8086的基本外部硬體中斷介面 7-29 7.3.4 外部硬體中斷時序 7-32 7.4 保護模式與實際模式的中斷 7-33 7.5 Pentium 的中斷系統 7-37 7.6 8051 的中斷系統 7-38 7.7 TMS320C14/C5X 的中斷系統 7-42 8. 8-1 8.0 本章教學大綱 8-2 8.1 軟體與程式規畫 8-2 8.2 80X86 軟體模式 8-6 8.3 組譯器的演進 8-6 8.3.1 組譯的簡例 8-6 8.3.2 組譯器的演進 8-8 8.4 指令集結構 8-10 8.4.1 典型指令的分類 8-10 8.4.2 指令集規模 8-14 8.5 80X86微處理器的定址模式 8-16 8.6 680X0 微處理器的定址方式 8-20 8.7 TSM320 微處理器的定址方式 8-20 8.7.1 環形定址法(Circular addressing mode) 8-21 8.7.2 位元反轉定址法(Bit-reversed addressing Mode) 8-23 8.8 組譯 8-26 8.8.1 典型組譯流程 8-26 8.8.2 原始程式結構 8-28 9. 9-1 9.0 本章教學大綱 9-2 9.1 微處理機系統的輸出入結構 9-2 9.2 輸出入裝置的驅動方式 9-8 9.3 直接記憶體存取(DMA) 9-12 9.3.1 8237A DMA 控制器 9-16 9.4 串列傳輸 9-17 9.4.1 通訊傳輸的基礎概念 9-17 9.4.2 串列埠基本結構 9-21 9.4.3 RS-232-C 介面 9-23 9.5 並列傳輸 9-36 9.5.1 並列傳輸控制 9-37 9.5.2 可程式周邊介面 8255 9-39 9.6 可程式計時/計數器 8253/8254 9-52 9.6.1 控制的定義 9-55 |