Verilog HDL 電腦網絡典型電路算法設計與實現

喬廬峰 陳慶華 晉軍 續欣

Verilog HDL 電腦網絡典型電路算法設計與實現 預覽內頁
  • 出版商: 清華大學
  • 出版日期: 2025-05-01
  • 售價: $354
  • 語言: 簡體中文
  • ISBN: 7302687854
  • ISBN-13: 9787302687856
  • 相關分類: Verilog

    • 下單後立即進貨 (約4週~6週)

  • Verilog HDL 電腦網絡典型電路算法設計與實現-preview-1
  • Verilog HDL 電腦網絡典型電路算法設計與實現-preview-2
  • Verilog HDL 電腦網絡典型電路算法設計與實現-preview-3
Verilog HDL 電腦網絡典型電路算法設計與實現-preview-1

買這商品的人也買了...

相關主題

商品描述

"本書圍繞電腦網絡中路由器的基本構成，精選了在電腦網絡領域廣泛應用的5類典型電路，包括基於Trie的IP路由查找電路、SDN流表電路、空分交換單元、共享存儲交換單元和復雜隊列管理器等，給出了每個電路的算法原理、內部結構、功能說明、Verilog HDL設計代碼和模擬驗證代碼。本書中的所有代碼都在FPGA開發環境上進行了實際驗證，可以直接應用於讀者的設計實踐中，具有良好的參考價值。 本書主要面向具有一定Verilog HDL語法基礎,著手進行大規模數字系統設計的電子技術、電腦、通信和網絡領域的高年級本科生、研究生和已經進入工作崗位的工程技術人員。"

目錄大綱

 

 

目錄

 

第1章電腦網絡典型電路概述

 

1.1電腦網絡簡介

 

1.2路由器的基本功能與

工作原理

 

1.3路由器的基本構成與

技術簡介

 

1.3.1路由器的基本

構成

 

1.3.2路由器的IP路由

查找技術

 

1.3.3路由器的交換

結構

 

1.3.4路由器的緩存

排隊機制

 

1.3.5路由器的常用隊列

調度機制

 

第2章基於Trie的路由查找算法

及電路實現

2.1基於Trie的IP路由

查找算法

 

2.1.1二叉樹查找原理

 

2.1.2路徑壓縮Trie

查找算法

 

2.1.3多分支Trie

查找算法

 

2.1.4層級壓縮Trie

查找算法

 

2.2基本二進制Trie的硬件電路

實現與模擬分析

 

2.2.1基本二進制Trie的電路

結構和算法原理

 

2.2.2基本二進制Trie電路

設計與模擬分析

 

2.3路徑壓縮二叉樹算法與

電路實現

 

2.3.1路徑壓縮二叉樹的

生成

 

2.3.2CTrie查找電路的

設計與模擬分析

 

第3章SDN流表電路算法與

電路實現

3.1哈希查找算法原理

 

3.2多桶哈希查找電路設計

與分析

 

3.3多級流表電路設計與分析

 

第4章典型空分交換單元的原理

與設計

4.1單級Crossbar的功能

 

4.2Crossbar的電路實現

 

4.2.1in_queue電路的設計

與實現

 

4.2.2in_arbiter_4_stream電路

的設計與實現

 

4.2.3out_arbiter_4_stream電路

的設計與實現

 

4.2.4sequencer電路的

設計

 

4.2.5crossbar_top_stream

電路的設計與模擬

分析

 

第5章共享存儲交換單元

 

5.1共享存儲交換單元的

工作原理

 

5.2共享緩存交換結構及

工作流程

 

5.2.1switch_core中的自由

指針隊列管理

電路

 

5.2.2隊列控制器電路

 

5.2.3switch_core電路

 

第6章常用多用戶隊列管理器與

調度器電路

6.1支持資源預留的多用戶隊列

管理器

 

6.1.1支持資源預留的

多用戶隊列管理器

電路結構

 

6.1.2支持資源預留的

多用戶隊列管理器

設計與模擬分析

 

6.2多用戶隊列調度器

 

6.2.1基於漏桶算法的

多用戶隊列調度器

電路結構

 

6.2.2多用戶隊列調度器

電路的設計與

模擬分析

 

6.3基於DDR的多用戶隊列

管理器

 

6.3.1基於DDR的多用戶隊列

管理器工作機制

 

6.3.2基於DDR的多用戶

隊列管理器設計與

模擬代碼

 

參考文獻

 

類似商品