邏輯與數字系統設計(Verilog版)——習題解答與實驗教程

目錄

上篇習 題 解 答

第1章數字邏輯基礎

1.1學習要點

1.2例題解析

1.3習題解答

第2章可編程邏輯器件基礎

2.1學習要點

2.2例題解析

2.3習題解答

第3章硬件描述語言Verilog HDL基礎

3.1學習要點

3.2例題解析

3.3習題解答

第4章組合邏輯電路

4.1學習要點

4.2例題解析

4.3習題解答

第5章鎖存器和觸發器

5.1學習要點

5.2例題解析

5.3習題解答

第6章時序邏輯電路

6.1學習要點

6.2例題解析

6.3習題解答

第7章半導體存儲器

7.1學習要點

7.2例題解析

7.3習題解答

第8章數字系統設計基礎

8.1學習要點

8.2例題解析

8.3習題解答

下篇實 驗 教 程

第9章組合邏輯電路實驗

9.1組合邏輯電路Verilog編程與ModelSim模擬實驗

9.2解碼器與七段數碼管靜態顯示實驗

9.3加法器和減法器實驗

9.4運算器實驗

第10章時序邏輯電路實驗

10.1移位寄存器實驗

10.2計數器綜合實驗

10.3多位七段數碼管動態顯示實驗

10.4序列信號發生器實驗

10.5序列信號檢測器實驗

10.6存儲器實驗

第11章課程設計

11.1數字顯示秒錶

11.2數字鐘

11.3洗衣機控制器

11.4汽車尾燈控制器

11.5數字頻率計

11.6樂曲播放器

11.7交通燈信號控制系統

11.8模型電腦

第12章實驗報告和課程設計報告模板

12.1計數器綜合實驗報告模板

12.2汽車尾燈控制器的課程設計報告模板

附錄

附錄AQuartus Prime使用和ModelSim模擬

A.1Quartus Prime 17.1使用

A.2ModelSim模擬

A.3下載調試

附錄BQuartus Prime嵌入邏輯分析儀用法和下載調試

B.1嵌入邏輯分析儀使用方法

B.2嵌入邏輯分析儀下載調試

附錄CVivado使用

C.1Vivado 2018.3使用

C.2模擬

C.3Vivado集成邏輯分析儀ILA使用

C.4引腳配置和下載調試

參考文獻