等離子體蝕刻及其在大規模集成電路製造中的應用（第2版）

目錄

第1章低溫等離子體蝕刻技術發展史

1.1絢麗多彩的等離子體世界

1.2低溫等離子體的應用領域

1.3低溫等離子體蝕刻技術混沌之初

1.4低溫等離子體蝕刻技術世紀初的三國演義

1.5三維邏輯和存儲器時代低溫等離子體蝕刻技術的變遷

1.6華人在低溫等離子體蝕刻機台發展中的卓越貢獻

1.7未來低溫等離子體蝕刻技術展望

參考文獻

第2章低溫等離子體蝕刻簡介

2.1等離子體的基本概念

2.2低溫等離子體蝕刻基本概念

2.3等離子體蝕刻機台簡介

2.3.1電容耦合等離子體機台

2.3.2電感耦合等離子體機台

2.3.3電子迴旋共振等離子體機台

2.3.4遠距等離子體蝕刻機台

2.3.5等離子體邊緣蝕刻機台

2.4等離子體先進蝕刻技術簡介

2.4.1等離子體脈沖蝕刻技術

2.4.2原子層蝕刻技術

2.4.3中性粒子束蝕刻技術

2.4.4帶狀束方向性蝕刻技術

2.4.5氣體團簇離子束蝕刻技術

參考文獻

第3章等離子體蝕刻在邏輯集成電路製造中的應用

3.1邏輯集成電路的發展

3.2淺溝槽隔離蝕刻

3.2.1淺溝槽隔離的背景和概況

3.2.2淺溝槽隔離蝕刻的發展

3.2.3膜層結構對淺溝槽隔離蝕刻的影響

3.2.4淺溝槽隔離蝕刻參數影響

3.2.5淺溝槽隔離蝕刻的重要物理參數及對器件性能的影響

3.2.6鰭式場效應晶體管中鰭(Fin)的自對準雙圖形的蝕刻

3.2.7鰭式場效應晶體管中的物理性能對器件的影響

3.2.8淺溝槽隔離蝕刻中的負載調節

3.3多晶硅柵極的蝕刻

3.3.1邏輯集成電路中的柵及其材料的演變

3.3.2多晶硅柵極蝕刻

3.3.3台階高度對多晶硅柵極蝕刻的影響

3.3.4多晶硅柵極的線寬粗糙度

3.3.5多晶硅柵極的雙圖形蝕刻

3.3.6鰭式場效應晶體管中的多晶硅柵極蝕刻

3.4等離子體蝕刻在鍺硅外延生長中的應用

3.4.1西格瑪形鍺硅溝槽成型控制

3.4.2蝕刻後硅鍺溝槽界面對最終西格瑪形溝槽形狀及

硅鍺外延生長的影響

3.5偽柵去除

3.5.1高介電常數金屬柵極工藝

3.5.2先柵極工藝和後柵極工藝

3.5.3偽柵去除工藝

3.6偏置側牆和主側牆的蝕刻

3.6.1偏置側牆的發展

3.6.2側牆蝕刻

3.6.3先進側牆蝕刻技術

3.6.4側牆蝕刻對器件的影響

3.7應力臨近技術

3.7.1應力臨近技術在半導體技術中的應用

3.7.2應力臨近技術蝕刻

3.8接觸孔的等離子體蝕刻

3.8.1接觸孔蝕刻工藝的發展歷程

3.8.2接觸孔掩膜層蝕刻步驟中蝕刻氣體對接觸孔尺寸及

圓整度的影響

3.8.3接觸孔主蝕刻步驟中源功率和偏置功率對接觸孔側壁

形狀的影響

3.8.4接觸孔主蝕刻步驟中氧氣使用量的影響及優化

3.8.5接觸孔蝕刻停止層蝕刻步驟的優化

3.8.6晶圓溫度對接觸孔蝕刻的影響

3.9後段互連工藝流程及等離子體蝕刻的應用

3.9.1後段互連工藝的發展歷程

3.9.2集成電路製造後段互連工藝流程

3.10第一金屬連接層的蝕刻

3.10.1第一金屬連接層蝕刻工藝的發展歷程

3.10.2工藝整合對第一金屬連接層蝕刻工藝的要求

3.10.3第一金屬連接層蝕刻工藝參數對關鍵尺寸、輪廓圖形及

電性能的影響

3.11通孔的蝕刻

3.11.1工藝整合對通孔蝕刻工藝的要求

3.11.2通孔蝕刻工藝參數對關鍵尺寸、輪廓圖形及電性能的影響

3.12金屬硬掩膜層的蝕刻

3.12.1金屬硬掩膜層蝕刻參數對負載效應的影響

3.12.2金屬硬掩膜層材料應力對負載效應的影響

3.12.3金屬硬掩膜層蝕刻側壁輪廓對負載效應的影響

3.13介電材料溝槽的蝕刻

3.13.1工藝整合對介電材料溝槽蝕刻工藝的要求

3.13.2先通孔工藝流程溝槽蝕刻工藝參數對關鍵尺寸、

輪廓圖形及電性能的影響

3.13.3金屬硬掩膜先溝槽工藝流程溝槽蝕刻工藝對關鍵尺寸、

輪廓圖形及電性能的影響

3.14鈍化層介電材料的蝕刻

3.15鋁墊的金屬蝕刻

參考文獻

第4章等離子體蝕刻在存儲器集成電路製造中的應用

4.1快閃內存的基本介紹

4.1.1基本概念

4.1.2發展歷史

4.1.3工作原理

4.1.4性能

4.1.5主要廠商

4.2等離子體蝕刻在標準浮柵快閃內存中的應用

4.2.1標準浮柵快閃內存的淺槽隔離蝕刻工藝

4.2.2標準浮柵快閃內存的淺槽隔離氧化層回刻工藝

4.2.3標準浮柵快閃內存的浮柵蝕刻工藝

4.2.4標準浮柵快閃內存的控制柵極蝕刻工藝

4.2.5標準浮柵快閃內存的側牆蝕刻工藝

4.2.6標準浮柵快閃內存的接觸孔蝕刻工藝

4.2.7特殊結構快閃內存的蝕刻工藝

4.2.8標準浮柵快閃內存的SADP蝕刻工藝

4.33D NAND關鍵工藝介紹

4.3.1為何開發3D NAND快閃內存

4.3.23D NAND的成本優勢

4.3.33D NAND中的蝕刻工藝

4.4新型存儲器與系統集成芯片

4.4.1SoC芯片市場主要廠商

4.4.2SoC芯片中嵌入式存儲器的要求與器件種類

4.5新型相變存儲器的介紹及等離子體蝕刻的應用

4.5.1相變存儲器的下電極接觸孔蝕刻工藝

4.5.2相變存儲器的GST蝕刻工藝

4.6新型磁性存儲器的介紹及等離子體蝕刻的應用

4.7新型阻變存儲器的介紹及等離子體蝕刻的應用

4.8新型存儲器存儲單元為何多嵌入在後段互連結構中

4.8.1新型存儲器存儲單元在後段互連結構中的嵌入形式

4.8.2存儲單元連接工藝與標準邏輯工藝的異同及影響

參考文獻

第5章等離子體蝕刻工藝中的經典缺陷介紹

5.1缺陷的基本介紹

5.2等離子體蝕刻工藝相關的經典缺陷及解決方法

5.2.1蝕刻機台引起的缺陷

5.2.2工藝間的互相影響

5.2.3蝕刻工藝不完善所導致的缺陷

參考文獻

第6章特殊氣體及低溫工藝在等離子體蝕刻中的應用

6.1特殊氣體在等離子體蝕刻中的應用

6.1.1氣體材料在半導體工業中的應用及分類

6.1.2氣體材料在等離子體蝕刻中的應用及解離原理

6.1.3特殊氣體等離子體蝕刻及其應用

6.2超低溫工藝在等離子體蝕刻中的應用

6.2.1超低溫等離子體蝕刻技術簡介

6.2.2超低溫等離子體蝕刻技術原理分析

6.2.3超低溫等離子體蝕刻技術應用

參考文獻

第7章等離子體蝕刻對邏輯集成電路良率及可靠性的影響

7.1等離子體蝕刻對邏輯集成電路良率的影響

7.1.1邏輯集成電路良率簡介

7.1.2邏輯前段蝕刻工藝對邏輯集成電路良率的影響

7.1.3邏輯後段蝕刻工藝對邏輯集成電路良率的影響

7.2等離子體蝕刻對邏輯集成電路可靠性的影響

7.2.1半導體集成電路可靠性簡介

7.2.2等離子體蝕刻對HCI的影響

7.2.3等離子體蝕刻對GOI/TDDB的影響

7.2.4等離子體蝕刻對NBTI的影響

7.2.5等離子體蝕刻對PID的影響

7.2.6等離子體蝕刻對EM的影響

7.2.7等離子體蝕刻對SM的影響

7.2.8等離子體蝕刻對低k TDDB的影響

參考文獻

第8章等離子體蝕刻在新材料蝕刻中的展望

8.1硅作為半導體材料在集成電路應用中面臨的挑戰

8.2三五族半導體材料在集成電路中的潛在應用及其蝕刻方法

8.2.1磷化銦的蝕刻

8.2.2銦鎵砷的蝕刻

8.2.3鎵砷的蝕刻

8.3鍺在集成電路中的潛在應用及其蝕刻方法

8.4石墨烯在集成電路中的潛在應用及其蝕刻方法

8.5其他二維材料在集成電路中的潛在應用及其蝕刻方法

8.6定向自組裝材料蝕刻

參考文獻

第9章先進蝕刻過程控制及其在集成電路製造中的應用

9.1自動控制技術

9.2傳統工業先進過程控制技術

9.3先進過程控制技術在集成電路製造中的應用

9.4先進過程控制技術在等離子體蝕刻工藝中的應用

9.4.1等離子體蝕刻建模

9.4.2等離子體蝕刻過程識別

9.4.3等離子體蝕刻過程量測

9.4.4等離子體蝕刻先進控制實例

參考文獻

第10章虛擬製造在集成電路發展中的應用

10.1未來集成電路技術的發展趨勢

10.1.1鰭式晶體管後時代邏輯電路技術的發展趨勢： 三維邏輯器件

10.1.2集成電路研發和製造遇到的挑戰

10.2關鍵工藝流程模擬和虛擬製造技術

10.2.1蝕刻模塊的電腦輔助模擬

10.2.2光刻、CMP等模塊的電腦輔助模擬

10.2.3虛擬製造中的器件模擬

10.3設計和工藝協同關系的演化

10.3.1可製造性設計

10.3.2設計工藝協同優化

10.3.3系統工藝協同優化

10.4虛擬製造技術的展望

參考文獻