新一代非揮發存儲器STT- MRAM 的設計及應用

姜巖峰，男，1972年出生，2000年博士畢業於蘭州大學物理科學與技術學院。現為江南大學集成電路學院教授，博士生導師，自2000年起開展集成電路相關教學科研工作，承擔多項國家及省部級科研項目，入選多個培養計劃。目前已培養150餘名研究生。自2010年起深耕自旋電子學領域，在國際上較早開展MRAM芯片的研發和應用工作。

第1章  緒論
  1.1  背景與意義
  1.2  MRAM存儲器工作原理及國內外研究現狀
  1.3  MRAM的發展趨勢
  1.4  STT-MRAM存在的問題
第2章  STT-MRAM存儲器的工作原理及STT-MTJ器件模型的建立
  2.1  STT-MRAM存儲器的工作原理
    2.1.1  自旋隧穿效應
    2.1.2  用於描述STT-MTJ器件的LLG方程
    2.1.3  STT-MRAM存儲器的工作原理
  2.2  STT-MTJ器件的電路級仿真模型
    2.2.1  STT-MTJ器件模型概述
    2.2.2  STT-MTJ器件模型及其關鍵參數提取方法
    2.2.3  高頻應用時STT-MTJ器件模型參數提取方法
  2.3  本章小結
  本章參考文獻
第3章  STT-MRAM存儲器的制備工藝
  3.1  STT-MTJ結構制備
  3.2  STT-MRAM的等離子體刻蝕的理論基礎
    3.2.1  等離子體及其產生方式
    3.2.2  等離子體刻蝕機理
    3.2.3  等離子體刻蝕負載效應
  3.3  MRAM常規制備流程
    3.3.1  MRAM後端工藝介紹
    3.3.2  刻蝕負載效應對MRAM高密度集成的影響
  3.4  高密度MRAM刻蝕工藝優化方案設計
  3.5  磁隧道結的結構優化設計
    3.5.1  磁隧道結介質保護層的優化設計
    3.5.2  磁隧道結金屬緩沖層的優化設計
  3.6  基於TCAD的MRAM刻蝕工藝的研究
    3.6.1  TCAD仿真工具介紹
    3.6.2  基於TCAD的MRAM刻蝕工藝的仿真
    3.6.3  MRAM刻蝕工藝常規方案與優化方案的性能對比
  3.7  MRAM刻蝕速率與刻蝕終點預測方案的研究
    3.7.1  離子角度與能量對MRAM刻蝕速率的影響
    3.7.2  高密度MRAM刻蝕終點的研究
  本章參考文獻
第4章  STT-MRAM存儲器電路設計
  4.1  STT-MRAM的數據讀取原理與電路的設計
  4.2  STT-MRAM新型讀取傳感電路的設計
    4.2.1  動態參考單元的設計
    4.2.2  位線鉗位電壓產生電路的設計
    4.2.3  新型靈敏放大器的設計
    4.2.4  電流輸送機的設計
    4.2.5  STT-MRAM讀取傳感電路整體結構的設計
    4.2.6  新型讀取傳感電路的仿真與版圖設計
  4.3  STT-MRAM存儲器新型寫入電路的設計
    4.3.1  STT-MRAM讀寫電路國內外的研究現狀
    4.3.2  新型STT-MRAM寫入結構的設計
    4.3.3  無讀取驗證的寫操作電路的設計
    4.3.4  STT-MRAM寫操作驗證電路的設計
    4.3.5  STT-MRAM寫驅動電路及低寫入電壓的設計
    4.3.6  STT-MRAM新型寫入電路的整體結構與驅動信號的邏輯設計
    4.3.7  STT-MRAM新型寫入電路的仿真與版圖設計
    4.3.8  STT-MRAM新型讀寫電路的聯合仿真
  4.4  STT-MRAM新型讀寫電路的電源管理模塊的設計
    4.4.1  帶隙基準電路的設計
    4.4.2  LDO電路的設計
    4.4.3  電平移位電路的設計
    4.4.4  整體電源模塊的實現
  4.5  本章小結
  本章參考文獻
第5章  STT-MRAM存儲器失效機制的分析及抗磁性研究
  5.1  鐵磁層磁矢翻轉模型
    5.1.1  讀取幹擾機制
    5.1.2  留置失效機制
    5.1.3  寫入失效機制
    5.1.4  不可逆損壞
  5.2  STT-MRAM抗磁性研究
    5.2.1  引言
    5.2.2  外磁場下STT-MTJ器件狀態翻轉機制研究
    5.2.3  不同工作狀態下STT-MTJ器件的抗磁性研究
  5.3  STT-MTJ器件的抗磁性影響參數研究
    5.3.1  STT-MTJ器件結構及其陣列模型
    5.3.2  STT-MTJ器件尺寸參數的影響
  5.4  STT-MRAM抗磁性增強設計
    5.4.1  STT-MRAM磁屏蔽封裝結構設計
    5.4.2  磁屏蔽防護效率及磁場分布
  5.5  本章小結
  本章參考文獻
第6章  基於STT-MRAM存儲器的數據存儲架構
  6.1  SRAM與STT-MRAM存儲架構的仿真與性能對比
    6.1.1  數據存儲單元發展背景
    6.1.2  基於SRAM與STT-MRAM的存儲系統性能比較
  6.2  基於STT-MRAM的存儲架構的優化方案
  6.3  CPU中的緩存體系
    6.3.1  層次化存儲器分級
    6.3.2  CPU存儲器架構
  6.4  MRAM層次化緩存架構設計
    6.4.1  CMOS緩存的現狀
    6.4.2  基於MRAM的CPU緩存架構
  6.5  仿真系統的建立
    6.5.1  GEM5的設置
    6.5.2  SPEC CPU 2006的設置
    6.5.3  輸出文檔
  6.6  MRAM層次化緩存架構仿真結果與討論
    6.6.1  功耗對比
    6.6.2  性能對比
  6.7  本章小結
  本章參考文獻
第7章  STT-MRAM存儲器可靠性的研究
  7.1  提高STT-MRAM可靠性研究
  7.2  MTJ器件的自熱效應
  7.3  STT-MTJ器件的韋布爾分布模型
  7.4  STT-MTJ器件的經時介質擊穿模型
  7.5  提高STT-MRAM可靠性寫入電路設計
  7.6  STT-MRAM糾錯機制
    7.6.1  糾錯碼（ECC）原理簡介
    7.6.2  STT-MRAM的常見錯誤類型
    7.6.3  基於不對稱錯誤模型的加權糾錯算法
  7.7  本章小結
  本章參考文獻
第8章  基於STT-MRAM的ESD防護電路設計
  8.1  引言
  8.2  靜電放電電流的理論研究及仿真方法
  8.3  ESD事件模型
    8.3.1  HBM電路模型及頻譜分布
    8.3.2  MM電路模型及頻譜分布
    8.3.3  CDM電路模型及頻譜分布
  8.4  STT-MRAM的ESD防護電路的設計
    8.4.1  ESD器件的防護機制及仿真方法
    8.4.2  STT-MRAM的ESD防護器件及電路的設計
    8.4.3  ESD防護電路仿真結果
    8.4.4  ESD事件的影響因素及其對可靠性的影響
  8.5  本章小結
  本章參考文獻
第9章  基於STT-MRAM的輻照加固流水線讀寫電路設計
  9.1  引言
  9.2  STT-MRAM流水線讀寫電路設計
    9.2.1  STT-MTJ存儲單元的設計
    9.2.2  STT-MRAM讀取電路設計
    9.2.3  STT-MRAM寫入電路設計
    9.2.4  STT-MRAM流水線結構設計
  9.3  STT-MRAM的輻照加固設計
    9.3.1  輻照效應及輻照電流模型
    9.3.2  三模冗餘輻照加固結構設計
    9.3.3  DICE抗輻照觸發器結構設計
  9.4  基於STT-MRAM輻照加固的流水線EWT電路設計
    9.4.1  STT-MRAM抗輻照流水線EWT讀寫電路結構
    9.4.2  STT-MRAM抗輻照流水線EWT讀寫電路仿真結果
  9.5  基於STT-MRAM輻照加固的多比特流水線讀寫電路設計
    9.5.1  4-bit抗輻照的移位寄存器設計
    9.5.2  STT-MRAM抗輻照多比特流水線讀寫電路結構
    9.5.3  STT-MRAM抗輻照多比特流水線讀寫電路仿真結果
  9.6  本章小結
  本章參考文獻