數字調制解調技術的MATLAB與FPGA實現(第3版)

第1章 數字通信及FPGA概述
1.1 數字通信系統概述
1.1.1 數字通信的一般處理流程
1.1.2 本書討論的通信系統模型
1.1.3 數字通信發展概述
1.2 FPGA的結構和工作原理
1.2.1 FPGA的結構
1.2.2 FPGA的工作原理
1.2.3 IP核的概念
1.3 FPGA在數字信號處理中的應用
1.4 AMD器件簡介
1.4.1 AMD系列器件概覽
1.4.2 7系列FPGA芯片簡介
1.5 FPGA數字信號處理開發板CXD720
1.6 本章小結
參考文獻
第2章 設計語言及開發環境介紹
2.1 Verilog HDL簡介
2.1.1 HDL
2.1.2 Verilog HDL
2.1.3 本書中的Verilog HDL代碼設計原則
2.2 FPGA設計流程
2.3 Vivado的開發步驟
2.3.1 流水燈電路的功能
2.3.2 流水燈電路的設計輸入與實現
2.3.3 程序下載
2.4 MATLAB
2.5 MATLAB的常用信號處理函數
2.5.1 常用的信號產生函數
2.5.2 常用的信號分析函數
2.6 MATLAB與Vivado的聯合應用
2.7 本章小結
參考文獻
第3章 FPGA實現數字信號處理設計基礎
3.1 數的表示
3.1.1 萊布尼茨與二進制
3.1.2 定點數
3.1.3 浮點數
3.2 FPGA中數的運算
3.2.1 加/減法運算
3.2.2 乘法運算
3.2.3 除法運算
3.2.4 有效數據位的運算
3.3 有限字長效應
3.3.1 有限字長效應的產生因素
3.3.2 A/D轉換的有限字長效應
3.3.3 數字濾波器系數的有限字長效應
3.3.4 濾波器運算中的有限字長效應
3.4 本章小結
參考文獻
第4章 FIR濾波器的原理及Verilog HDL設計
4.1 濾波器概述
4.1.1 濾波器的分類
4.1.2 濾波器的特征參數
4.2 FIR濾波器的MATLAB設計
4.2.1 采用fir1()函數進行設計
4.2.2 采用kaiserord()函數進行設計
4.2.3 采用fir2()函數進行設計
4.2.4 采用firpm()函數進行設計
4.3 FIR濾波器的實現結構
4.3.1 串行結構
4.3.2 並行結構
4.3.3 分布式結構
4.3.4 不同結構的性能對比分析
4.4 FIR濾波器系數的量化方法
4.4.1 常規FIR濾波器系數的量化原理
4.4.2 濾波器系數量化前後的性能對比
4.5 並行結構濾波器的FIR核設計
4.5.1 新建FIR核並完成參數設置
4.5.2 並行結構FIR濾波器的仿真
4.6 串行結構濾波器的FIR核設計
4.6.1 改進的濾波器系數量化方法
4.6.2 濾波器系數文件的MATLAB設計
4.6.3 串行結構低通FIR濾波器的FIR核設計
4.7 FIR核濾波器的板載測試
4.7.1 硬件接口電路及板載測試程序
4.7.2 板載測試驗證
4.8 本章小結
參考文獻
第5章 ASK調制解調技術的FPGA實現
5.1 ASK調制解調原理
5.1.1 二進制ASK信號的產生
5.1.2 2ASK信號的解調
5.1.3 2ASK系統的性能
5.1.4 多進制ASK
5.2 ASK信號的MATLAB仿真
5.3 ASK信號的FPGA實現
5.3.1 FPGA實現模型及參數說明
5.3.2 ASK信號的Verilog HDL設計
5.3.3 ASK信號的仿真測試
5.4 ASK解調技術的MATLAB仿真
5.5 ASK解調技術的FPGA實現
5.5.1 FPGA實現模型及參數說明
5.5.2 ASK信號解調的Verilog HDL設計
5.5.3 采用文件I/O方法仿真ASK解調電路
5.6 符號判決門限的FPGA實現
5.6.1 確定ASK解調後的判決門限
5.6.2 判決門限模塊的Verilog HDL設計
5.6.3 FPGA實現後的仿真測試
5.7 ASK調制解調系統的聯合仿真
5.7.1 ASK調制解調系統的Verilog HDL設計
5.7.2 ASK調制解調系統的仿真測試
5.8 ASK調制解調系統的板載測試
5.8.1 ASK調制解調系統的板載測試需求
5.8.2 位同步技術的工作原理及程序接口
5.8.3 幀同步技術的工作原理及程序接口
5.8.4 板載測試程序頂層模塊設計
5.8.5 數據發送模塊設計
5.8.6 數據接收模塊設計
5.8.7 板載測試驗證
5.9 本章小結
參考文獻
第6章 FSK調制解調技術的FPGA實現
6.1 FSK調制解調原理
6.1.1 FSK信號的時域表示
6.1.2 相關系數與頻譜特性
6.1.3 非相幹解調的原理
6.1.4 相幹解調的原理
6.1.5 解調方法的應用條件分析
6.2 FSK調制解調的MATLAB仿真
6.2.1 不同調制指數的FSK信號的仿真
6.2.2 非相幹解調FSK的仿真
6.2.3 相幹解調FSK的仿真
6.3 FSK信號的FPGA實現
6.3.1 FSK信號的產生方法
6.3.2 FSK信號的Verilog HDL設計
6.3.3 FPGA實現後的仿真測試
6.4 FSK解調的FPGA實現
6.4.1 解調模型及參數設計
6.4.2 FSK解調的Verilog HDL設計
6.4.3 FPGA實現後的仿真測試
6.5 FSK調制解調系統的板載測試
6.5.1 硬件接口電路及板載測試程序
6.5.2 板載測試