後量子密碼芯片設計

劉冬生,鄒雪城,張聰 等

後量子密碼芯片設計
  • 出版商: 電子工業
  • 出版日期: 2024-06-01
  • 售價: $654
  • 貴賓價: 9.5 折 $621
  • 語言: 簡體中文
  • 頁數: 252
  • ISBN: 7121471205
  • ISBN-13: 9787121471209
  • 相關分類: 半導體、量子 Quantum

    • 立即出貨

買這商品的人也買了...

相關主題

商品描述

隨著信息時代的發展，量子電腦逐步展現出對傳統公鑰密碼系統的破壞性，使得依賴傳統公鑰密碼系統的網絡安全與數據信息無法得到可靠保障，迫切要求對網絡及信息安全系統進行革新。後量子密碼與其芯片技術是未來應對量子電腦攻擊威脅的關鍵力量。本書首先介紹了後量子密碼的研究背景、算法理論以及當前的研究現狀，其次由後量子密碼芯片面臨的技術挑戰引出了對核心算子高效硬件實現、側通道攻擊防禦機制設計等關鍵技術的討論，最後詳細介紹了不同後量子密碼芯片的設計思路與實現結果。本書的研究成果與國際後量子密碼前沿技術同步，有利於我國下一代密碼技術的發展，尤其是可以促進自主後量子密碼的理論與應用研究，推動我國自主研製符合國際標準且具有國際競爭力的後量子密碼芯片。

目錄大綱

第1章 緒論 1
1.1 信息安全與密碼體制 1
1.2 量子電腦的潛在威脅 3
1.3 後量子密碼 5
1.4 基於格的後量子密碼 7
參考文獻 10
第2章 基於格的後量子密碼算法理論 14
2.1 格理論基礎 14
2.2 格難題及其在密碼學中的應用 15
2.2.1 經典格難題 15
2.2.2 應用於密碼學的格難題 17
參考文獻 19
第3章 基於格的後量子密碼芯片的研究現狀與技術挑戰 21
3.1 研究現狀 21
3.2 技術挑戰 23
3.2.1 多樣化格密碼方案與安全SoC芯片的適配性 23
3.2.2 核心算子的資源開銷與運算性能平衡 24
3.2.3 安全IP功能可配置性需求與資源開銷平衡 24
3.2.4 多層次高效側通道攻擊防禦機制 25
參考文獻 26
第4章 SHA-3硬件加速單元 28
4.1 SHA-3研究現狀 29
4.2 SHA-3算法分析 30
4.2.1 哈希函數 30
4.2.2 參數構造 31
4.2.3 海綿結構 32
4.2.4 迭代函數 34
4.3 SHA-3算法的硬件實現 38
4.3.1 哈希函數 39
4.3.2 迭代運算模塊 44
4.3.3 控制模塊 44
4.3.4 截取模塊 46
4.4 SHA-3電路架構優化 46
4.4.1 輪常數的簡化 46
4.4.2 流水線結構 48
4.4.3 循環展開結構 49
4.5 硬件實驗結果 52
參考文獻 54
第5章 高斯採樣器與側通道攻擊防禦機制 58
5.1 側通道攻擊與防禦機制分析 59
5.1.1 時間攻擊 60
5.1.2 功耗分析攻擊 60
5.1.3 側通道攻擊防禦機制 63
5.2 高斯採樣算法的性能評估 68
5.2.1 高斯採樣算法分析 68
5.2.2 高斯採樣器性能評估 73
5.3 具有時間攻擊防禦機制的 CDT高斯採樣器設計 75
5.3.1 存儲資源優化方案設計 75
5.3.2 具有恆定採樣時間的採樣步驟設計 79
5.3.3 CDT高斯採樣器電路結構 81
5.3.4 時間攻擊測試與硬件實現結果 82
5.4 具有SPA攻擊防禦機制的可配置 BS-CDT高斯採樣器設計 86
5.4.1 BS-CDT高斯採樣器的SPA攻擊易損性分析 88
5.4.2 針對BS-CDT高斯採樣器的選擇輸入SPA攻擊方案設計 90
5.4.3 SPA攻擊防禦機制設計 92
5.4.4 SPA攻擊測試和硬件實現結果 93
參考文獻 100
第6章 數論變換單元 105
6.1 數論變換研究現狀 105
6.2 數論變換理論基礎 107
6.2.1 多項式乘法 107
6.2.2 數論變換 108
6.2.3 多項式乘法實現 111
6.2.4 應用於數論變換的模乘算法 114
6.3 可重構數論變換單元設計 116
6.3.1 數論變換整體架構 116
6.3.2 基本模運算器的設計 119
6.3.3 可重構蝶形運算模塊設計 126
6.3.4 數論變換功能模塊設計 129
6.3.5 可重構數論變換設計 133
6.4 硬件實現結果 136
參考文獻 138
第7章 可重構Ring-LWE密碼處理器 141
7.1 數據通路與數據存儲方案設計 141
7.1.1 Ring-LWE公鑰加密方案的運算流程優化設計 141
7.1.2 可配置數據通路的設計 143
7.1.3 數據存儲方案設計 146
7.2 Ring-LWE密碼處理器架構與微指令設計 147
7.3 硬件實現結果與對比分析 151
參考文獻 155
第8章 後量子密鑰交換協議芯片 157
8.1 多項式系數採樣單元設計 157
8.1.1 基於流密碼的PRNG方案 159
8.1.2 基於Trivium的均勻分佈採樣單元 161
8.1.3 基於Trivium的二項分佈採樣器 163
8.2 密鑰交換系統架構與運算流程優化設計 164
8.3 FPGA實現結果與對比分析 167
8.4 ASIC實現與結果分析 171
參考文獻 174
第9章 後量子密碼Saber處理器 176
9.1 研究現狀 176
9.2 Saber算法理論基礎 178
9.3 Saber協處理器設計 184
9.3.1 Saber協處理器整體結構 184
9.3.2 SHA-3模塊的硬件實現 186
9.3.3 二項分佈採樣模塊 188
9.3.4 多項式乘法器 189
9.3.5 其餘功能子模塊 197
9.3.6 Saber協處理器指令格式 199
9.4 硬件實現結果 200
參考文獻 201
第10章 後量子密碼Kyber處理器 204
10.1 研究現狀 204
10.2 Kyber算法理論基礎 205
10.2.1 序言與註釋 205
10.2.2 Kyber.PKE 206
10.2.3 Kyber.KEM 208
10.3 安全等級 210
10.4 Kyber協處理器設計 211
10.4.1 Kyber協處理器系統架構 211
10.4.2 多項式運算單元 211
10.4.3 SHA-3單元設計 223
10.4.4 採樣模塊設計 224
10.5 FPGA與ASIC實現結果 226
10.5.1 FPGA實現結果 226
10.5.2 ASIC實現結果與芯片版圖 227
參考文獻 228
第11章 總結與展望 231
11.1 本書內容總結 231
11.2 未來展望 231

類似商品