EDA 技術與 VHDL 設計, 3/e

目 錄

第1章 EDA技術概述 1
1.1 EDA技術及其發展歷程 1
1.2 Top-down設計思路 3
1.2.1 Top-down設計 3
1.2.2 Bottom-up設計 4
1.3 IP核復用 5
1.3.1 IP核復用技術 5
1.3.2 片上系統SoC 6
1.4 EDA設計的流程 6
1.4.1 設計輸入 7
1.4.2 綜合 7
1.4.3 佈局布線 8
1.4.4 時序分析與時序約束 8
1.4.5 功能模擬與時序模擬 8
1.4.6 編程與配置 9
1.5 常用的EDA工具軟件 9
1.6 EDA技術的發展趨勢 12
習題1 13
第2章 FPGA/CPLD器件 14
2.1 PLD器件概述 14
2.1.1 PLD器件的發展歷程 14
2.1.2 PLD器件的分類 15
2.2 PLD的原理與結構 16
2.2.1 PLD器件的結構 17
2.2.2 PLD電路的表示方法 17
2.3 低密度PLD的原理與結構 18
2.4 CPLD的原理與結構 22
2.4.1 宏單元結構 22
2.4.2 典型CPLD的結構 23
2.5 FPGA的原理與結構 24
2.5.1 查找表結構 25
2.5.2 典型FPGA的結構 27
2.6 FPGA/CPLD的編程工藝 30
2.7 邊界掃描測試技術 33
習題2 35
第3章 FPGA/CPLD的結構與配置 36
3.1 FPGA/CPLD器件概述 36
3.2 MAX 10器件結構 38
3.3 Cyclone IV器件結構 42
3.4 FPGA/CPLD的編程與配置 43
3.4.1 在系統可編程 43
3.4.2 Cyclone IV器件的配置 44
3.4.3 MAX 10器件的配置 47
3.5 FPGA/CPLD的發展趨勢 48
習題3 49
第4章 原理圖與基於IP核的設計 50
4.1 Quartus Prime設計流程 50
4.2 Quartus Prime原理圖設計 51
4.2.1 半加器原理圖設計輸入 51
4.2.2 1位全加器設計輸入 55
4.2.3 編譯 57
4.2.4 模擬 58
4.2.5 下載 62
4.3 用IP核設計計數器 66
4.4 用ROM核設計乘法器 71
4.4.1 用原理圖方式實現 71
4.4.2 用文本例化ROM實現 77
4.5 SignalTap II的使用方法 78
4.6 Quartus Prime的優化設置 82
習題4 85
第5章 VHDL設計初步 88
5.1 VHDL的歷史 88
5.2 用VHDL設計組合電路 89
5.3 用VHDL設計時序電路 92
5.4 實體 94
5.4.1 類屬參數說明 94
5.4.2 埠說明 96
5.5 結構體 96
5.6 VHDL庫和程序包 97
5.6.1 庫 97
5.6.2 程序包 98
5.7 配置 100
5.8 子程序 103
5.8.1 過程 103
5.8.2 函數 104
5.8.3 過程、函數的使用方法 104
習題5 108
第6章 VHDL結構與要素 109
6.1 標識符 109
6.2 數據對象 109
6.2.1 常量 110
6.2.2 變量 110
6.2.3 信號 111
6.2.4 別名 111
6.3 VHDL數據類型 112
6.3.1 VHDL標準數據類型 112
6.3.2 INTEGER數據類型 114
6.3.3 IEEE預定義數據類型 115
6.3.4 UNSIGNED、SIGNED
數據類型 115
6.3.5 用戶自定義數據類型 117
6.3.6 數組（ARRAY） 119
6.4 數據類型的轉換與位寬轉換 120
6.4.1 數據類型的轉換 120
6.4.2 位寬轉換 122
6.5 VHDL運算符 123
6.4.1 邏輯運算符 123
6.4.2 關系運算符 124
6.4.3 算術運算符 124
6.4.4 並置運算符 126
6.4.5 運算符重載 127
6.4.6 省略賦值運算符 128
習題6 129
第7章 VHDL基本語句 130
7.1 順序語句 130
7.1.1 賦值語句 130
7.1.2 IF語句 130
7.1.3 CASE語句 135
7.1.4 LOOP語句 138
7.1.5 NEXT與EXIT語句 141
7.1.6 WAIT語句 141
7.1.7 子程序調用語句 142
7.1.8 斷言語句 143
7.1.9 REPORT語句 143
7.1.10 NULL語句 144
7.2 並 行 語 句 145
7.2.1 並行信號賦值語句 145
7.2.2 進程語句 149
7.2.3 塊語句 151
7.2.4 元件例化語句 152
7.2.5 生成語句 154
7.2.6 並行過程調用語句 156
7.3 屬性說明與定義語句 156
7.3.1 數據類型屬性 157
7.3.2 數組屬性 157
7.3.3 信號屬性 158
習題7 159
第8章 VHDL設計進階 161
8.1 行為描述 161
8.2 數據流描述 162
8.3 結構描述 163
8.3.1 用結構描述實現1位全加器 163
8.3.2 用結構描述設計4位加法器 165
8.3.3 用結構描述設計8位加法器 165
8.4 三態邏輯設計 166
8.5 分頻器設計 168
8.5.1 占空比為50%的奇數分頻 168
8.5.2 半整數分頻 169
8.5.3 數控分頻器 170
8.6 乘法器設計 171
8.6.1 用乘法運算符實現 171
8.6.2 移位相加乘法器 173
8.6.3 查找表乘法器 174
8.7 存儲器設計 178
8.7.1 用數組例化存儲器 179
8.7.2 例化lpm_rom模塊實現
存儲器 181
8.8 流水線設計 183
8.9 資源共享設計 186
8.10 用鎖相環IP核實現倍頻和相移 188
8.10.1 鎖相環 188
8.10.2 鎖相環IP核的定製 188
8.10.3 鎖相環例化和模擬 190
習題8 192
第9章 VHDL有限狀態機設計 194
9.1 有限狀態機 194
9.1.1 有限狀態機簡介 194
9.1.2 枚舉數據類型 196
9.2 有限狀態機的描述方式 197
9.2.1 三進程表述方式 197
9.2.2 雙進程表述方式 198
9.2.3 單進程表述方式 200
9.3 狀 態 編 碼 201
9.3.1 常用的編碼方式 201
9.3.2 狀態編碼的定義 203
9.3.3 用屬性指定狀態編碼方式 206
9.4 有限狀態機設計要點 207
9.4.1 起始狀態的選擇和復位 207
9.4.2 多餘狀態的處理 208
9.5 用有限狀態機控制流水燈 209
9.6 用狀態機控制交通燈 216
9.7 用狀態機控制字符液晶 217
習題9 223
第10章 VHDL驅動常用IO外設 225
10.1 4×4矩陣鍵盤 225
10.2 漢字圖形點陣液晶 231
10.3 VGA顯示器 237
10.3.1 VGA顯示原理與時序 237
10.3.2 VGA彩條信號發生器 239
10.3.3 VGA圖像顯示 243
10.4 TFT液晶屏 248
10.4.1 TFT液晶屏 248
10.4.2 TFT液晶屏顯示彩色圓環 251
10.4.3 TFT液晶屏顯示動態矩形 256
10.5 音樂演奏電路 260
10.5.1 音樂演奏實現的方法 261
10.5.2 實現與下載 262
習題10 265
第11章 TEST BENCH模擬與時序分析 267
11.1 VHDL模擬 267
11.2 VHDL測試平臺 267
11.2.1 用VHDL描述模擬激勵
信號 268
11.2.2 用TEXTIO進行模擬 271
11.3 ModelSim SE模擬實例 274
11.3.1 圖形界面模擬方式 276
11.3.2 命令行模擬方式 280
11.3.3 ModelSim SE時序模擬 281
11.4 時序約束與時序分析 282
11.4.1 時序分析的有關概念 283
11.4.2 用Timing Analyzer進行
時序分析 285
習題11 289
第12章 VHDL設計實例 292
12.1 標準PS/2鍵盤 292
12.2 超聲波測距 296
12.3 m序列與Gold碼產生器 301
12.3.1 m序列產生器 301
12.3.2 Gold碼產生器 305
12.4 數字過零檢測和等精度頻率測量 306
12.4.1 數字過零檢測 306
12.4.2 等精度頻率測量 308
12.3.3 數字測量系統 309
12.5 FIR濾波器 312
12.5.1 FIR濾波器的參數設計 312
12.5.2 FIR濾波器的FPGA實現 316
12.5.3 下載與驗證 319
習題12 320
附錄 VHDL保留字 322
參考文獻 323