CMOS 集成電路設計手冊 (第3版‧基礎篇) (CMOS Circuit Design, Layout, and Simulation, 3/e) CMOS集成电路设计手册(第3版·基础篇)
貝克 (R.Jacob Baker)
- 出版商: 人民郵電
- 出版日期: 2014-02-01
- 定價: $414
- 售價: 8.5 折 $352
- 語言: 簡體中文
- 頁數: 342
- 裝訂: 平裝
- ISBN: 7115337721
- ISBN-13: 9787115337726
-
相關分類:
CMOS
- 此書翻譯自: CMOS Circuit Design, Layout, and Simulation, 3/e (Hardcover)
-
相關翻譯:
CMOS 集成電路設計手冊 (第3版‧模擬電路篇) (CMOS Circuit Design, Layout, and Simulation, 3/e) (簡中版)
立即出貨(限量) (庫存=1)
買這商品的人也買了...
-
$588IC Layout Basics: A Practical Guide (Paperback)(書況較舊,內頁有些許霉斑)
-
$1,166System-on-Chip Test Architectures (Hardcover)(庫存書況書側皆有霉斑,不介意者再下單)
-
$520$510 -
$1,842CMOS Analog Circuit Design, 3/e (IE-Paperback)
-
$580$551 -
$454CMOS 集成電路設計手冊 (第3版‧模擬電路篇) (CMOS Circuit Design, Layout, and Simulation, 3/e)
-
$352CMOS 集成電路後端設計與實戰
-
$720$684 -
$520$468 -
$850$808 -
$594$564 -
$450$383 -
$2,500CMOS: Circuit Design, Layout, and Simulation ,4/e (Hardcover)
-
$594$564 -
$768$730 -
$594$564 -
$354$336 -
$520$406 -
$4,116Microelectronic Circuits, 8/e (美國原版)
-
$300$270 -
$587MATLAB 2020 信號處理從入門到精通
-
$474$450 -
$446芯片設計 CMOS 模擬集成電路版圖設計與驗證 : 基於 Cadence IC 617
-
$599$509 -
$654$621
相關主題
商品描述
<內容簡介>
貝克編著的《CMOS集成電路設計手冊》討論了CMOS電路設計的工藝、設計流程、EDA工具手段以及數字、模擬集成電路設計,並給出了一些相關設計實例,內容介紹由淺入深。該著作涵蓋了從模型到器件,從電路到系統的全面內容,是一本權威、綜合的CMOS電路設計的工具書及參考書。
《CMOS集成電路設計手冊》英文原版書是作者近30年教學、科研經驗的結晶,是CMOS集成電路設計領域的一本力作。《CMOS集成電路設計手冊》已經過兩次修訂,目前為第3版,內容較第2版有了改進,補充了CMOS電路設計領域的一些新知識,使得本書較前一版內容更加詳實。
為了方便讀者有選擇性地學習,此次將《CMOS集成電路設計手冊》分成3冊出版,分別為基礎篇、數字電路篇和模擬電路篇。本書作為基礎篇,介紹了CMOS電路設計的工藝及基本電參數知識。本書可以作為CMOS基礎知識的重要參考書,對工程師、科研人員及高校師生都有著較為重要的參考意義。
<目錄>
第1章 CMOS設計概述 1
1.1 CMOS集成電路的設計流程 1
製造 2
1.2 CMOS背景 6
1.3 SPICE概述 8
第2章 阱 33
2.1 圖形轉移 34
n阱的圖形轉移 37
2.2 n阱版圖設計 37
n阱的設計規則 38
2.3 電阻值計算 39
n阱電阻 40
2.4 n阱/襯底二極管 41
2.4.1 PN結物理學簡介 41
2.4.2 耗盡層電容 45
2.4.3 存儲或擴散電容 47
2.4.4 SPICE建模 49
2.5 n阱的RC延遲 51
2.6 雙阱工藝 54
第3章 金屬層 61
3.1 焊盤 61
焊盤版圖設計 61
3.2 金屬層的版圖設計 64
3.2.1 metal1和via1 64
3.2.2 金屬層的寄生效應 66
3.2.3 載流極限 69
3.2.4 金屬層設計規則 70
3.2.5 觸點電阻 71
3.3 串擾和地彈 72
3.3.1 串擾 72
3.3.2 地彈 73
3.4 版圖舉例 75
3.4.1 焊盤版圖II 76
3.4.2 金屬層測試結構版圖設計 78
第4章 有源層和多晶硅層 83
4.1 使用有源層和多晶硅層進行版圖設計 83工藝流程 89
4.2 導線與多晶硅層和有源層的連接 92
4.3 靜電放電(ESD)保護 100
第5章 電阻、電容、MOSFET 105
5.1 電阻 105
5.2 電容 113
5.3 MOSFET 116
5.4 版圖實例 124
第6章 MOSFET工作原理 131
6.1 MOSFET的電容回顧 131
6.2 閾值電壓 135
6.3 MOSFET的IV特性 140
6.3.1 工作在線性區的MOSFET 140
6.3.2 飽和區 142
6.4 MOSFET的SPICE模型 145
6.4.1 SPICE模擬實例 149
6.4.2 亞閾值電流 150
6.5 短溝道MOSFET 152
6.5.1 MOSFET縮比 153
6.5.2 短溝道效應 154
6.5.3 短溝道CMOS工藝的SPICE模型 155
第7章 CMOS製備 165
7.1 CMOS單元工藝步驟 165
7.1.1 晶圓的製造 165
7.1.2 熱氧化 167
7.1.3 摻雜工藝 168
7.1.4 光刻 171
7.1.5 薄膜去除 174
7.1.6 薄膜沉積 177
7.2 CMOS工藝集成 181
7.2.1 前道工藝集成 183
7.2.2 後道工藝集成 202
7.3 後端工藝 213
7.4 總結 215
第8章 電噪聲概述 217
8.1 信號 217
8.1.1 功率和能量 217
8.1.2 功率譜密度 219
8.2 電路噪聲 222
8.2.1 電路噪聲的計算和建模 223
8.2.2 熱噪聲 228
8.2.3 信噪比 234
8.2.4 散粒噪聲 247
8.2.5 閃爍噪聲 250
8.2.6 其他噪聲源 257
8.3 討論 259
8.3.1 相關性 259
8.3.2 噪聲與反饋 264
8.3.3 有關符號的一些最後說明 267
第9章 模擬設計模型 275
9.1 長溝道MOSFET 275
9.1.1 平方律方程 277
9.1.2 小信號模型 284
9.1.3 溫度效應 300
9.2 短溝道MOSFET 304
9.2.1 通用設計(起始點) 304
9.2.2 專用設計(討論) 308
9.3 MOSFET噪聲模型 310
第10章 數字設計模型 319
10.1 數字MOSFET模型 320
10.1.1 電容效應 323
10.1.2 工藝特徵時間常數 324
10.1.3 延遲時間與躍遷時間 325
10.1.4 通用數字設計 328
10.2 MOSFET單管傳輸門電路 329
10.2.1 單管傳輸門的延遲時間 331
10.2.2 級聯的單管傳輸門的延遲時間 333
10.3 關於測量的最後說明 334
附錄 339