CMOS鎖相環設計 從電路到結構

譯者序

前言

致謝

第1章振蕩器基礎1

1.1振蕩系統的基本組成1

1.2振蕩反饋系統2

1.3深入理解3

1.4基本環形振蕩器7

1.5基本LC振蕩器10

1.5.1LC電路10

1.5.2LC振蕩器作為反饋系統13

1.5.3LC振蕩器作為單端系統18

1.6壓控振蕩器21

1.7本章附錄23

習題24

參考文獻25

第2章抖動和相位噪聲26

2.1噪聲的簡單回顧26

2.1.1時域和頻域的噪聲26

2.1.2器件噪聲27

2.1.3噪聲的傳播28

2.1.4噪聲的平均功率29

2.1.5噪聲頻譜的近似29

2.1.6噪聲隨時間的積累30

2.2抖動和相位噪聲的基本概念30

2.2.1抖動31

2.2.2相位噪聲33

2.2.3窄帶FM近似的局限性36

2.2.4抖動和相位噪聲的關系37

2.2.5抖動的類型38

2.3相位噪聲與功耗的折中39

2.4相位噪聲的基本機制40

2.4.1相位噪聲與頻率噪聲40

2.4.2環形振蕩器41

2.4.3LC振蕩器42

2.5抖動對性能的影響43

2.6相位噪聲對性能的影響44

習題45

參考文獻46

第3章基於反相器的環形振蕩器設計47

3.1環形振蕩器中的相位噪聲47

3.2初始設計思想52

3.3獲得期望頻率53

3.3.1更大的節點電容53

3.3.2更多的級數53

3.3.3更長的晶體管溝道長度54

3.3.4分頻55

3.4相位噪聲的考慮因素55

3.4.1晶體管噪聲模擬56

3.4.2振蕩器參考相位噪聲57

3.4.3第一種2 GHz振蕩器相位噪聲59

3.4.4第二種2 GHz振蕩器相位噪聲59

3.4.5第三種2 GHz振蕩器相位噪聲59

3.4.6第四種2 GHz振蕩器相位噪聲60

3.5頻率調諧61

3.5.1調諧的考慮因素61

3.5.2連續調諧與離散調諧62

3.5.3通過可變電阻實現調諧63

3.5.4通過可變電容實現調諧67

3.6離散頻率調諧69

3.7電源噪聲問題71

3.7.1電壓調節72

3.7.2電流調節72

習題74

參考文獻75

第4章差分多相環形振蕩器設計76

4.1一般考慮因素76

4.2相位噪聲考慮因素77

4.3基本差分環形振蕩器設計79

4.3.1初始設計79

4.3.2設計改進81

4.4獲得期望頻率83

4.4.1方法1：更大的節點電容83

4.4.2方法2：更大的晶體管83

4.4.3方法3：更多的級數84

4.5兩級環形振蕩器86

4.5.1基本思想86

4.5.2設計示例89

4.6線性縮放90

4.7調諧技術90

4.7.1電阻調諧90

4.7.2變容二極管調諧91

4.7.3級數調諧92

4.8基於反相器的環形振蕩器與差分環形振蕩器的比較93

4.9基於反相器的具有互補或正交輸出的振蕩器93

4.9.1耦合振蕩器93

4.9.2相位噪聲考慮因素94

4.9.3直接正交產生95

4.9.4插值正交產生97

4.10帶LC負載的環形振蕩器98

習題99

參考文獻101

第5章LC振蕩器設計102

5.1電感建模102

5.2相位噪聲分析106

5.2.1一個簡單案例106

5.2.2周期平穩噪聲108

5.2.3交叉耦合對的噪聲註入110

5.2.4相位噪聲的計算113

5.3尾噪聲115

5.3.1尾熱噪聲115

5.3.2尾閃爍噪聲117

5.4尾電容的影響119

5.5設計步驟119

5.5.1初始想法119

5.5.2設計示例120

5.5.3頻率調諧124

5.5.4振蕩器設計步驟總結130

習題131

參考文獻132

第6章高級振蕩器133

6.1通過脈沖響應進行相位噪聲分析133

6.1.1相位脈沖響應133

6.1.2閃爍噪聲的影響137

6.1.3周期平穩噪聲138

6.2電流限制與電壓限制相位噪聲138

6.3含互補交叉耦合對的振蕩器139

6.3.1設計問題140

6.3.2設計示例141

6.4C類振蕩器144

6.5分頻降低相位噪聲145

6.6正交產生技術147

6.6.1分頻147

6.6.2正交LC振蕩器147

習題155

參考文獻156

第7章基本鎖相環架構157

7.1鑒相器157

7.2基於反饋的相位控制158

7.3簡單PLL的分析160

7.3.1靜態行為160

7.3.2倍頻161

7.3.3動態行為161

7.3.4PLL傳遞函數164

7.3.5簡單PLL的缺點167

7.4鑒頻鑒相器168

7.5電荷泵PLL170

7.5.1電荷泵170

7.5.2PFD/CP/電容級聯170

7.5.3基礎電荷泵PLL171

7.5.4PFD/CP/電容級聯結構的傳遞函數171

7.5.5相位裕度的計算176

7.6高階環路178

7.7基本電荷泵結構181

7.8建立時間182

習題182

參考文獻183

第8章鎖相環設計考慮184

8.1PLL傳遞函數的進一步解釋184

8.2PFD 問題187

8.3電荷泵問題188

8.3.1Up和Down偏差188

8.3.2電壓耐受性與溝道長度調制188

8.3.3隨機失配190

8.3.4時鐘饋通和電荷註入190

8.3.5其他電荷泵的非理想性因素190

8.4改進型電荷泵191

8.5帶有離散VCO調諧的PLL193

8.6利用採樣濾波器的紋波抑制193

8.7環路濾波器漏電流194

8.8減小濾波器電容量195

8.9帶寬和雜散水平之間的權衡195

8.10PLL中的相位噪聲196

8.10.1輸入相位噪聲整形197

8.10.2VCO相位噪聲整形198

8.10.3電荷泵噪聲201

8.10.4環路濾波器噪聲203

8.10.5電源噪聲204

習題205

參考文獻206

第9章鎖相環設計研究207

9.1設計流程207

9.2鑒頻鑒相器設計208

9.3電荷泵設計208

9.3.1第一個CP設計208

9.3.2第二個CP設計211

9.3.3第三個CP設計212

9.3.4第四個CP設計212

9.3.5PFD/CP接口213

9.4PLL的行為模擬214

9.4.1環路簡化214

9.4.2環路動態行為216

9.4.3紋波的影響216

9.5PLL傳遞函數的模擬217

9.5.1單極點近似217

9.5.2使用調頻輸入源217

9.5.3使用隨機相位調制219

9.6VCO相位噪聲的影響220

9.6.1VCO相位噪聲模型220

9.6.2VCO相位噪聲抑制221

9.7環路濾波器噪聲222

9.8參考頻率加倍222

9.8.1倍頻器設計222

9.8.2倍頻問題223

9.8.3帶倍頻參考頻率的PLL設計224

9.8.4PLL模擬224

9.9反饋分頻器設計224

9.9.1結構選擇225

9.9.2分頻器電路設計226

9.10使用鎖定檢測器進行校準226

9.11設計總結228

習題229

參考文獻229

第10章數字鎖相環230

10.1基本思想230

10.2ADC基礎知識231

10.2.1量化231

10.2.2快閃型ADC232

10.2.3插值法233

10.3時間-數字轉換233

10.3.1基礎TDC拓撲結構233

10.3.2量化噪聲的影響235

10.3.3TDC的動態範圍236

10.3.4TDC的非理想性因素237

10.4晶體管級TDC設計238

10.5優化的TDC240

10.5.1遊標型TDC240

10.5.2多路徑TDC241

10.6TDC/振蕩器的組合243

10.7數控振蕩器245

10.7.1離散頻率值的問題245

10.7.2DAC的工作原理246

10.7.3矩陣架構248

10.7.4粗調/細調DAC249

10.7.5DCO的拓撲結構249

10.8環路動態模型255

10.8.1數字濾波器的實現255

10.8.2模擬和數字鎖相環之間的對應256

習題257

參考文獻258

第11章延遲鎖相環259

11.1基本思想259

11.2環路動態特性260

11.3延遲級數的選擇261

11.4非理想性因素的影響262

11.4.1PFD/CP的非理想性因素262

11.4.2電源噪聲262

11.4.3相位噪聲263

11.5多個相位的產生264

11.6倍頻DLL266

11.6.1基本拓撲266

11.6.2設計問題分析268

11.6.3倍頻在錯誤鎖定檢測中的應用269

11.7DLL/PLL的混合269

11.8相位插值271

11.9高速PD設計273

11.10占空比校正274

習題275

參考文獻276

第12章射頻頻率綜合器277

12.1射頻頻率綜合器的要求277

12.2整數N頻率綜合器278

12.3分數N頻率綜合器279

12.3.1模數隨機化需求280

12.3.2噪聲整形283

12.3.3離散時間模型286

12.3.4ΔΣ分數N頻率綜合器288

12.3.5高階ΔΣ調制器289

12.4分數N環路中的非線性294

12.4.1電荷泵非線性295

12.4.2電荷泵建立行為296

12.5量化噪聲的抑制方法297

12.5.1DAC前饋297

12.5.2DTC噪聲消除299

12.5.3參考頻率倍頻299

習題301

參考文獻302

第13章時鐘和數據恢覆基礎知識303

13.1一般考慮因素303

13.2隨機二進制數據的性質304

13.3邊沿檢測式時鐘恢覆306

13.4鎖相式時鐘恢覆308

13.4.1bang-bang鑒相器309

13.4.2Alexander鑒相器312

13.4.3Hogge鑒相器317

13.5數據擺幅問題319

習題319

參考文獻320

第14章高級時鐘與數據恢覆原理321

14.1半速率鑒相器321

14.1.1半速率bangbang鑒相器321

14.1.2半速率線性鑒相器322

14.2無振蕩器的CDR架構325

14.2.1基於DLL的CDR電路325

14.2.2基於相位插值的CDR電路326

14.2.3數字CDR電路327

14.3頻率捕獲331

14.4抖動的特性332

14.4.1抖動的產生332

14.4.2抖動的傳遞函數333

14.4.3抖動的容限335

習題337

參考文獻338

第15章分頻器339

15.1一般考慮因素339

15.2鎖存器設計樣式340

15.2.1靜態鎖存器340

15.2.2動態鎖存器344

15.3二分頻電路設計348

15.4雙模預分頻器350

15.5RF頻率綜合器中的分頻器設計354

15.5.1脈沖吞噬分頻器354

15.5.2Vaucher分頻器355

15.6Miller分頻器357

15.7註入鎖定分頻器358

15.8分數分頻器360

15.9分頻器延遲和相位噪聲362

習題363

參考文獻364