CPU 設計實戰：LoongArch 版
汪文祥 邢金璋
- 出版商: 機械工業
- 出版日期: 2024-07-22
- 售價: $594
- 貴賓價: 9.5 折 $564
- 語言: 簡體中文
- 頁數: 384
- 裝訂: 平裝
- ISBN: 7111751914
- ISBN-13: 9787111751915
立即出貨
買這商品的人也買了...
-
無刷直流 BLDC 馬達控制實務- 使用 Atmel SAM C21 ARM Cortex-M0+ 控制核心$780$702 -
$403低功率、高分辨率的 A-D 轉換器 -
數字通信同步技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$594$564 -
$1,010功率集成電路設計技術 -
數字調制解調技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$768$730 -
$911AI 芯片：前沿技術與創新未來 -
CPU 設計實戰$594$564 -
$571持久內存編程 -
$709硬件安全：從 SoC 設計到系統級防禦 -
控制工程基礎$414$393 -
用 Python 輕鬆設計控制系統$474$450 -
超圖解伺服器的架構與運用：硬體架構ｘ軟體運用，輕鬆理解數位時代的必備知識$400$316 -
現代控制系統分析與設計 — 基於 MATLAB 的模擬與實現$294$279 -
EN 帶你寫個作業系統：來趟 RISC-V 開發輕旅行 (iThome鐵人賽系列書)$600$468 -
Verilog 高級數字系統設計技術與實例分析$654$621 -
$390RISC-V 體系結構編程與實踐 -
計算機底層的秘密$602$566 -
$602趣話計算機底層技術 -
AI 時代 Math 元年 - 用 Python 全精通數學要素$980$647 -
CPU 眼裡的 C/C++$534$507 -
邊緣AI｜使用嵌入式機器學習解決真實世界的問題 (AI at the Edge: Solving Real-World Problems with Embedded Machine Learning)$880$695 -
Cadence高速電路板設計與模擬（第7版）——信號與電源完整性分析$648$616 -
開關電源設計與優化（第二版）$1,194$1,134 -
$398ASIC 設計與綜合：使用 Verilog 進行 RTL 設計 -
超簡單量子力學：探索量子物理的起源，從普朗克常數到薛丁格方程式，奠定古典物理的基石$350$277
相關主題
商品描述
本書深入淺出地介紹如何從零開始一步步設計出一個入門級的CPU，以及在這個過程中應該掌握哪些知識、
遵守哪些設計原則、規避哪些設計風險、可以使用哪些開發技巧。
全書從邏輯上分為三個部分，
第一部分（第1~3章）介紹產業界進行CPU研發的過程以及本地與遠距 FPGA實驗平台、
FPGA上板實作、Verilog應用實例等CPU設計中必要的基礎知識。
第二部分（第4~10章）從一個只實現5條指令的單週期CPU設計開始，逐步引入管線設計，
新增指令，增加異常和中斷的支持，並完成AXI匯流排介面、
TLB MMU 與高速緩存的設計與實現，最後完成一個入門級的CPU的設計。
第三部分（第11~12章）為準備進階設計的讀者給予一些指導與建議，包括進階實驗開發環境與常用的設計最佳化方案。
本書適合作為大學電腦及相關專業電腦組成、電腦體系結構等課程的實作教材，也可供對CPU設計有興趣的相關技術人員閱讀。
目錄大綱
序
前言
第1章 CPU晶片研發過程概述
1.1 處理器和處理器核
1.2 晶片產品的研發過程
1.3 晶片設計的工作階段
第2章 硬體實驗平台及FPGA設計流程
2.1 硬體實驗平台
2.1.1 龍芯CPU設計與體系結構教學實驗系統
2.1.2 龍芯普及型系統能力培養遠距實驗平台
2.2 FPGA的設計流程
2.2.1 FPGA的一般設計流程
2.2.2 基於Vivado的FPGA實現流程
2.2.3 Vivado使用小貼士
2.3 任務與實踐
2.3.1 本書配套實驗環境
2.3.2 實作任務1：跑馬燈
第3章 數位邏輯電路設計基礎
3.1 數位邏輯電路設計與Verilog程式碼開發
3.1.1 面向硬體電路的設計思維方式
3.1.2 自頂向下的設計劃分過程
3.1.3 行為描述的Verilog程式設計風格
3.1.4 常用數位邏輯電路的Verilog描述
3.2 數位邏輯電路功能模擬的常見錯誤及偵錯方法
3.2.1 功能模擬波形分析
3.2.2 波形異常類別錯誤的調試
3.3 任務與實踐
3.3.1 實作任務2：暫存器堆仿真
3.3.2 實踐任務3：同步RAM與非同步RAM模擬、綜合與實現
……
第4章 單週期CPU設計
第5章 簡單管線CPU設計
第6章 在管線中新增普通用戶態指令
第7章 異常和中斷的支持
第8章 AXI匯流排介面設計
第9章 儲存管理單元設計
第10章 Cache設計
第11章 進階實驗發展環境
第12章 進階設計
附錄
.jpg)
