PCI Express 體系結構導讀, 2/e

王齐

PCI Express 體系結構導讀, 2/e
  • 出版商: 機械工業
  • 出版日期: 2024-06-01
  • 售價: $1,050
  • 貴賓價: 9.5 折 $998
  • 語言: 簡體中文
  • 頁數: 443
  • 裝訂: 精裝
  • ISBN: 7111748190
  • ISBN-13: 9787111748199

    • 立即出貨

買這商品的人也買了...

相關主題

商品描述

本書講述了與PCI及PCI Express匯流排相關的最基礎的內容，並介紹了一些必要的、
與PCI匯流排相關的處理器體系結構知識，這也是本書的重點所在。
深入理解處理器體系架構是理解PCI與PCI Express匯流排的重要基礎。
讀者透過對本書的學習，可超越PCI與PCI Express總線本身的內容，
理解在一個通用處理器系統中局部匯流排的設計想法與實作方法，從而理解其他處理器系統所使用的局部匯流排。
本書適合希望能多了解一些硬體的軟體工程師，
以及希望能多了解一些軟體的硬體工程師，也可供電子工程和電腦類的研究生自學參考。

目錄大綱

前言
第Ⅰ篇PCI體系結構概述
章PCI匯流排的基本知識
1.1 PCI匯流排的組成結構
1.1.1 HOST主橋
1.1.2 PCI總線
1.1.3 PCI設備
1.1.4 HOST處理器
1.1.5 PCI匯流排的負載
1.2 PCI匯流排的訊號定義
1.2.1地址和數據訊號
1.2.2介面控制訊號
1.2.3仲裁訊號
1.2.4中斷請求等其他訊號
1.3 PCI匯流排的記憶體讀寫匯流排事務
1.3.1 PCI匯流排事務的時序
1.3.2 Posted和NonPosted傳送方式
1.3.3 HOST處理器存取PCI設備
1.3.4 PCI設備讀寫主記憶體
1.3.5 Delayed傳送方式
1.4 PCI匯流排的中斷機制
1.4.1中斷訊號與中斷控制器的連接關係
1.4.2中斷訊號與PCI匯流排的連接關係
1.4.3中斷請求的同步
1.5 PCI線簡介
1.5.1 Split總線事務
1.5.2總線傳送協議
1.5.3基於資料塊的突發傳送
1.6小結
第2章PCI匯流排的橋與配置
2.1記憶體域與PCI匯流排域
2.1.1 CPU域、DRAM域與記憶體域
2.1.2 PCI匯流排域
2.1.3處理器域
2.2 HOST主橋
2.2.1 PCI設備配置空間的存取機制
2.2.2記憶體網域位址空間到PCI匯流排域位址空間的轉換
2.2.3 PCI匯流排域位址空間到記憶體網域位址空間的轉換
2.2.4 x86處理器的HOST主橋
2.3 PCI橋與PCI設備的配置空間
2.3.1 PCI橋
2.3.2 PCI Agent設備的配置空間
2.3.3 PCI橋的配置空間
2.4 PCI匯流排的配置
2.4.1 Type 01h和Type 00h設定請求
2.4.2 PCI匯流排配置請求的轉換原則
2.4.3 PCI匯流排樹Bus號的初始化
2.4.4 PCI匯流排Device號的分配
2.5非透明PCI橋
2.5.1 Intel 21555中的設定暫存器
2.5.2透過非透明橋片進行資料傳遞
2.6小結
第3章PCI匯流排的資料交換
3.1 PCI設備BAR空間的初始化
3.1.1記憶體位址與PCI匯流排位址的轉換
3.1.2 PCI設備BAR暫存器和PCI橋Base、Limit暫存器的初始化
3.2 PCI設備的資料傳遞
3.2.1 PCI設備的正向譯碼與負向譯碼
3.2.2處理器到PCI設備的資料傳送
3.2.3 PCI設備的DMA操作
3.2.4 PCI橋的Combining、Merging和Collapsing
3.3與Cache相關的PCI匯流排事務
3.3.1 Cache一致性的基本概念
3.3.2 PCI設備對不可Cache的記憶體空間進行DMA讀寫
3.3.3 PCI設備對可Cache的記憶體空間進行DMA讀寫
3.3.4 PCI設備進行DMA寫入時發生Cache命中
3.3.3 DMA寫時發生Cache命中的最佳化
3.4預讀機制
3.4.1指令Fetch
3.4.2數據預讀
3.4.3軟體預讀
3.4.4硬體預讀
3.4.5 PCI匯流排的預讀機制
3.5小結
第Ⅱ篇PCI Express體系結構概述
第4章PCIe匯流排概述
4.1PCIe匯流排的基礎知識
4.1.1端到端的資料傳遞
4.1.2 PCIe匯流排使用的訊號
4.1.3 PCIe匯流排的層次結構
4.1.4 PCIe鏈路的擴展
4.1.5 PCIe設備的初始化
4.2 PCIe體系結構的組成部件
4.2.1基於PCIe架構的處理器系統
4.2.2 RC的組成結構
4.2.3 Switch
4.2.4 VC和連接埠仲裁
4.2.5 PCIe to PCI/PCI X橋片
4.3 PCIe設備的擴充配置空間
4.3.1 Power Management Capability結構
4.3.2 PCI Express Capability結構
4.3.3 PCI Express Extended Capabilities結構
4.4小結
第5章Montevina的MCH和ICH
5.1 PCI匯流排0的Device 0設備
5.1.1 EPBAR寄存器
5.1.2 MCHBAR寄存器
5.1.3其他暫存器
5.2 Montevina平台的記憶體空間的組成結構
5.2.1 Legacy地址空間
5.2.2 DRAM域
5.2.3記憶體域
5.3記憶體域的PCI匯流排位址空間
5.3.1 PCI設備所使用的位址空間
5.3.2 PCIe匯流排的配置空間
5.4小結
第6章PCIe匯流排的事務層
6.1TLP的格式
6.1.1通用TLP頭的Fmt字段和Type字段
6.1.2 TC字段
6.1.3 Attr字段
6.1.4通用TLP頭中的其他字段
6.2 TLP的路由
6.2.1基於位址的路由
6.2.2基於ID的路由
6.2.3隱式路由
6.3記憶體、I/O和設定讀寫請求TLP
6.3.1記憶體讀寫請求TLP
6.3.2完成報文
6.3.3配置讀寫請求TLP
6.3.4訊息請求報文
6.3.5 PCIe匯流排的原子操作
6.3.6 TLP Processing Hint
6.4 TLP中與資料負載相關的參數
6.4.1 Max_Payload_Size參數
6.4.2 Max_Read_Request_Size參數
6.4.3 RCB參數
6.5小結
第7章PCIe匯流排的資料鏈結層與實體層
7.1資料鏈結層的組成結構
7.1.1資料鏈路層的狀態
7.1.2事務層如何處理DL_Down和DL_Up狀態
7.1.3 DLLP的格式
7.2 ACK/NAK協議
7.2.1發送端如何使用ACK/NAK協議
7.2.2接收端如何使用ACK/NAK協定
7.2.3資料鏈結層發送封包的順序
7.3物理層簡介
7.3.1PCIe鏈路的差分訊號
7.3.2物理層的組成結構
7.3.3 8/10b編碼與解碼
7.4小結
第8章PCIe匯流排的連結訓練與電源管理
8.1 PCIe鏈路訓練簡介
8.1.1連結訓練所使用的字元序列
8.1.2 Electrical Idle狀態
8.1.3 Receiver Detect識別邏輯
8.2 LTSSM狀態機
8.2.1 Detect狀態
8.2.2 Polling狀態
8.2.3 Configuration狀態
8.2.4 Recovery狀態
8.2.5 LTSSM的其他狀態
8.3 PCIe匯流排的ASPM
8.3.1與電源管理相關的連結狀態
8.3.2 L0狀態
8.3.3 L0s狀態
8.3.4 L1狀態
8.3.5 L2狀態
8.4 PCI PM機制
8.4.1 PCIe設備的DState
8.4.2 D State的狀態遷移
8.5小結
第9章流量控制
9.1流量控制的基本原理
9.1.1 RateBased流量控制
9.1.2 CreditBased流量控制
9.2 CreditBased機制所使用的演算法
9.

類似商品