數字設計和電腦體系結構（原書第2版·ARM版）

（美）莎拉·L.哈裡斯（Sarah L. Harris），（美）戴維·莫尼·哈裡斯（David Money Harris）著

數字設計和電腦體系結構（原書第2版·ARM版）

買這商品的人也買了...

相關主題

商品描述

本書真的太棒了，是全心全意為電腦教學而打造的。如果它剛好是你的課堂教材，相信你一定會享受這門課，學到真東西，並且在畢業多年後依然受用。
—— Mehdi Hatamian，Broadcom公司高級副總裁

搭載ARM處理器的智能手機、平板電腦等各類電子設備不斷豐富著我們的日常生活，同時，ARM也對電腦體系結構的發展影響深遠。本書採用一種獨特的現代數字設計方法，首先介紹數字邏輯門，接著講述組合電路和時序電路的設計，並以這些基本概念為基礎，逐步進入核心內容——ARM處理器的設計。書中實例豐富，易於實踐，通過閱讀本書，讀者將學會構建自己的微處理器，並能夠自頂向下地理解微處理器的工作原理。

ARM版特色
·全面介紹數字邏輯設計的基礎知識，並通過ARM微處理器的設計來強化邏輯概念。
·在例題部分，分別用兩種流行的硬件描述語言SystemVerilog和VHDL給出相應數字系統設計的實現。
·配套網站（booksite.elsevier.com/9780128000564/）和華章網站（www.hzbook.com）提供更多豐富資源，包括關於I/O系統的附加章節和實驗資料。

作者簡介

陳俊穎，華南理工大學軟件學院副教授，香港大學博士、浙江大學學士，教育部大數據與機器人智能粵港澳聯合實驗室、華南理工大學智能軟件與機器人科研團隊成員，主要從事高性能計算和智能圖像處理方面的科研及教學工作

目錄大綱

出版者的話
讚譽
譯者序
前言
第1章 二進制
1.1 課程計劃
1.2 管理覆雜性的藝術
1.2.1 抽象
1.2.2 約束
1.2.3 三條原則
1.3 數字抽象
1.4 數字系統
1.4.1 十進制數
1.4.2 二進制數
1.4.3 十六進制數
1.4.4 字節、半字節和字
1.4.5 二進制加法
1.4.6 有符號的二進制數
1.5 邏輯門
1.5.1 非門
1.5.2 緩沖
1.5.3 與門
1.5.4 或門
1.5.5 其他二輸入邏輯門
1.5.6 多輸入門
1.6 數字抽象之下
1.6.1 電源電壓
1.6.2 邏輯電平
1.6.3 噪聲容限
1.6.4 直流電壓傳輸特性
1.6.5 靜態約束
*1.7 CMOS晶體管
1.7.1 半導體
1.7.2 二極管
1.7.3 電容
1.7.4 nMOS和pMOS晶體管
1.7.5 CMOS非門
1.7.6 其他CMOS邏輯門
1.7.7 傳輸門
1.7.8 類nMOS邏輯
*1.8 功耗
1.9 總結和展望
習題
面試問題
第2章 組合邏輯設計
2.1 引言
2.2 布爾表達式
2.2.1 術語
2.2.2 與或式
2.2.3 或與式
2.3 布爾代數
2.3.1 公理
2.3.2 單變量定理
2.3.3 多變量定理
2.3.4 定理的統一證明方法
2.3.5 等式化簡
2.4 從邏輯到門
2.5 多級組合邏輯
2.5.1 減少硬件
2.5.2 推氣泡
2.6 X和Z
2.6.1 非法值X
2.6.2 浮空Z
2.7 卡諾圖
2.7.1 畫圈的原理
2.7.2 卡諾圖化簡邏輯
2.7.3 無關項
2.7.4 小結
2.8 組合邏輯模塊
2.8.1 多路選擇器
2.8.2 譯碼器
2.9 時序
2.9.1 傳輸延遲和最小延遲
2.9.2 毛刺
2.10 總結
習題
面試問題
第3章 時序邏輯設計
3.1 引言
3.2 鎖存器和觸發器
3.2.1 SR鎖存器
3.2.2 D鎖存器
3.2.3 D觸發器
3.2.4 寄存器
3.2.5 帶使能端的觸發器
3.2.6 帶覆位功能的觸發器
*3.2.7 晶體管級的鎖存器和觸發器的設計
3.2.8 小結
3.3 同步邏輯設計
3.3.1 一些有問題的電路
3.3.2 同步時序電路
3.3.3 同步和異步電路
3.4 有限狀態機
3.4.1 有限狀態機設計實例
3.4.2 狀態編碼
3.4.3 Moore型狀態機和Mealy型狀態機
3.4.4 狀態機的分解
3.4.5 由電路圖導出狀態機
3.4.6 小結
3.5 時序邏輯電路的時序
3.5.1 動態約束
3.5.2 系統時序
*3.5.3 時鐘偏移
3.5.4 亞穩態
3.5.5 同步器
*3.5.6 分辨時間的推導
3.6 並行
3.7 總結
習題
面試問題
第4章 硬件描述語言
4.1 引言
4.1.1 模塊
4.1.2 硬件描述語言的起源
4.1.3 模擬和綜合
4.2 組合邏輯
4.2.1 位運算符
4.2.2 註釋和空格
4.2.3 縮減運算符
4.2.4 條件賦值
4.2.5 內部變量
4.2.6 優先級
4.2.7 數字
4.2.8 Z和X
4.2.9 位混合
4.2.10 延遲
4.3 結構建模
4.4 時序邏輯
4.4.1 寄存器
4.4.2 帶覆位功能的寄存器
4.4.3 帶使能端的寄存器
4.4.4 多寄存器
4.4.5 鎖存器
4.5 更多組合邏輯
4.5.1 case語句
4.5.2 if語句
4.5.3 帶有無關項的真值表
4.5.4 阻塞式和非阻塞式賦值
4.6 有限狀態機
*4.7 數據類型
4.7.1 SystemVerilog
4.7.2 VHDL
*4.8 參數化模塊
4.9 測試程序
4.10 總結
習題
面試問題
第5章 常見數字模塊
5.1 引言
5.2 算術電路
5.2.1 加法
5.2.2 減法
5.2.3 比較器
5.2.4 算術邏輯單元
5.2.5 移位器和循環移位器
*5.2.6 乘法
*5.2.7 除法
5.2.8 拓展閱讀
5.3 數制系統
5.3.1 定點數系統
*5.3.2 浮點數系統
5.4 時序電路模塊
5.4.1 計數器
5.4.2 移位寄存器
5.5 存儲器陣列
5.5.1 概述
5.5.2 動態隨機訪問存儲器
5.5.3 靜態隨機訪問存儲器
5.5.4 面積和延遲
5.5.5 寄存器文件
5.5.6 只讀存儲器
5.5.7 使用存儲器陣列的邏輯
5.5.8 存儲器HDL
5.6 邏輯陣列
5.6.1 可編程邏輯陣列
5.6.2 現場可編程邏輯門陣列
*5.6.3 陣列實現
5.7 總結
習題
面試問題
第6章 體系結構
6.1 引言
6.2 匯編語言
6.2.1 指令
6.2.2 操作數：寄存器、存儲器和常數
6.3 編程
6.3.1 數據處理指令
6.3.2 條件標志
6.3.3 分支
6.3.4 條件語句
6.3.5 循環
6.3.6 存儲器
6.3.7 函數調用
6.4 機器語言
6.4.1 數據處理指令
6.4.2 存儲器指令
6.4.3

類似商品