活學活用邏輯電路(精益設計) 活学活用逻辑电路

<內容簡介>

由日本宇野俊夫著，彭剛、範華嬋譯的《活學活用邏輯電路（精益設計）》一書以簡潔和實用的原則精心編寫，重點是方法和能力的培養。主要內容包括邏輯電路與電路表示、電路設計方法的變化和HDL、VHDL基礎、VHDL對組合邏輯電路的描述、VHDL對時序電路的描述、VHDL的分層設計、HDL的描述風格及效率、FPGA封裝等。
本書可供高等院校電腦、通信、電子信息、自動化等專業師生閱讀，也可作為相關技術人員的參考書。

<章節目錄>

第1章  邏輯電路與電路表示
  1.1  數字電路與二值邏輯
  1.2  基本邏輯電路與真值表
  1.3  布爾代數運算符與公式
  1.4  邏輯式和電路符號
  1.5  正邏輯和負邏輯
  1.6  競爭冒險及其對策
  1.7  時序電路及各種觸發器
  1.8  時序電路的運用
  1.9  同步電路和異步電路
第2章  電路設計方法的變化和HDL
  2.1  設計流程及HDL
  2.2  VHDL的發展歷史和簡介
  2.3  VHDL框架和庫
  2.4  實體和結構體
  2.5  簡單的VHDL電路描述實例
第3章  VHDL基礎
  3.1  VHDL的基本規則
  3.2  VHDL的保留字
  3.3  信號線的聲明及命名
  3.4  常數及其意義
  3.5  數據類型及其意義
  3.6  可以使用的運算符及其意義
  3.7  信號代入語句
  3.8  組合電路的便利描述法
  3.9  程序語句的描述法
  3.10  變量的聲明和代入
  3.11  屬性
第4章  VHDL對組合邏輯電路的描述
  4.1  基本邏輯電路的描述法
  4.2  三態輸出的描述法
  4.3  編碼器的描述法
  4.4  解碼器的描述法
  4.5  比較器的描述法
  4.6  加法器的描述
  4.7  減法器的描述法
  4.8  ALU的描述法
  4.9  桶形移位器的描述法
  4.10  奇偶發生器和奇偶校驗器的描述法
  4.11  組合邏輯電路和測試工作台
第5章  VHDL對時序電路的描述
  5.1  D觸發器的描述法
  5.2  二進制計數器的描述法
  5.3  遞增∕遞減計數器的描述法
  5.4  同步十進制計數器的描述法
  5.5  基於慣性延遲消抖
  5.6  移位寄存器的描述法
  附錄A  VHDL的內存描述方法
第6章  VHDL的分層設計
  6.1  何謂VHDL分層設計

  6.2  VHDL的分層設計方法
  6.3  組件的描述法和使用法
  6.4  子程序和函數的用法
  6.5  procedure語句的簡單用例
  6.6  function語句的簡單用例
  6.7  程序包的做法和用法
  6.8  generate語句的用法
第7章  VHDL的描述風格及效率
  7.1  參數化設計基礎
  7.2  防止鎖存的生成
第8章  FPGA封裝
  8.1  目標器件和LED顯示器的式樣
  8.2  內部設計式樣和VHDL源代碼
  8.3  從新建工程到源代碼的輸入
  8.4  從邏輯合成到模擬實驗
  8.5  從外部端子的佈局設計到保存到器件
附錄B  FPGA和CPLD的基礎知識
參考文獻

<作者介紹>

(日)宇野俊夫|譯者:彭剛//範華嬋
宇野俊夫，曾就職於索尼、康柏國際，現任職於（有）Harapan Media Tek，並擔任德山工業高等專科學校信息電子工程專業特約講師。